La mémoire HBM est devenue l’un des composants les plus disputés de l’infrastructure IA : NVIDIA, AMD, les fournisseurs cloud et les fabricants d’accélérateurs réclament des piles de mémoire toujours plus rapides, denses et efficaces pour alimenter leurs GPU et ASIC. Cette course ne se joue pas seulement sur la capacité en gigaoctets à côté du processeur, elle se joue aussi sur la façon dont les couches de DRAM sont empilées, connectées et refroidies.
Samsung Electronics et SK hynix préparent depuis longtemps le passage au hybrid bonding, une technique d’encapsulage censée réduire l’épaisseur des packages, améliorer la dissipation thermique et densifier les connexions internes. Mais le secteur commence à admettre que son adoption massive en HBM pourrait attendre encore un peu. La raison est moins spectaculaire qu’il n’y paraît : certains des avantages qui rendaient ce changement urgent ont perdu de leur urgence à court terme.
Ce que le hybrid bonding change par rapport à la méthode actuelle
La HBM (High Bandwidth Memory) empile plusieurs couches de DRAM reliées par des voies verticales. La méthode dominante aujourd’hui, le thermal compression bonding, assemble ces couches avec de la chaleur, de la pression, des microbonds et un matériau de remplissage qui tient la structure mécaniquement.
Le hybrid bonding change cette logique : au lieu de saillants métalliques et de remplissage, il connecte directement le cuivre de chaque couche. La distance entre composants diminue, la densité d’interconnexion grimpe et les performances électriques s’améliorent, tout en réduisant l’épaisseur du package puisqu’une partie de la structure intermédiaire disparaît.
Sur le papier, la technologie colle parfaitement à la trajectoire de la HBM. Chaque nouvelle génération réclame plus de débit, plus de canaux, plus de couches et moins de consommation par bit transféré. La HBM4, dont la norme JEDEC a été publiée sous le nom JESD270-4, a doublé la largeur de l’interface par rapport à la HBM3E pour atteindre 2 048 bits, taillée pour l’IA et le calcul haute performance (EDN).
Le hic, c’est qu’une technologie séduisante sur le papier n’est pas forcément le meilleur choix industriel au bon moment. Le hybrid bonding apporte des gains réels, mais il complique la fabrication, ouvre de nouveaux défis de performance, augmente les coûts et ajoute un risque dans une chaîne d’approvisionnement déjà tendue par la demande de HBM.
Moins d’urgence sur l’épaisseur et la température
Un temps, on pensait que Samsung et SK hynix introduiraient le hybrid bonding dès la HBM4. Le secteur continue finalement de s’appuyer sur des méthodes d’assemblage plus conventionnelles, et la transition pourrait glisser vers la HBM4E, la HBM5, voire des générations suivantes, selon le nombre de couches et les besoins réels des clients.
L’épaisseur pèse dans cette équation. La limite de hauteur imposée à la HBM3E était stricte, mais la HBM4 laisse une marge suffisante pour des configurations à 12 ou 16 couches. Plusieurs sources du secteur évoquent même un relâchement supplémentaire de cette limite pour les générations à venir, ce qui repousserait d’autant le recours obligé au hybrid bonding.
La température compte aussi. Le hybrid bonding améliore la dissipation thermique en supprimant certains matériaux à faible conductivité entre les couches, mais Samsung et SK hynix explorent d’autres pistes pour ce défi sans bouleverser leur procédé d’assemblage.
Au Computex 2026, Samsung a présenté une proposition pour la HBM5 avec un Heat Path Block (HPB), une structure thermique conçue pour évacuer la chaleur des zones critiques du package. SK hynix a de son côté dévoilé l’iHBM, une solution à base d’éléments de refroidissement intégrés (ICE) logés dans la zone D2D PHY, avec une réduction annoncée de la résistance thermique de plus de 30 % (TrendForce).
Si les fabricants réussissent à améliorer le refroidissement avec ces structures thermiques additionnelles tout en gardant des procédés d’assemblage matures, le hybrid bonding cesse d’être une priorité immédiate. Il devient une étape de transition, réservée au moment où le besoin se fera vraiment sentir dans la conception, comme l’illustre aussi l’approche d’AMD sur l’encapsulation mémoire de Versal.
Le calendrier dépend aussi du client
Dans la HBM, le fabricant de mémoire ne décide pas seul. Les grands clients, en particulier ceux qui conçoivent des accélérateurs IA, pèsent sur le calendrier. Tant que NVIDIA, AMD ou d’autres fabricants de puces ne poussent pas vers des empilements extrêmes, les fournisseurs de mémoire n’ont guère d’intérêt à prendre le risque d’un changement de procédé prématuré.
Les tendances du secteur suggèrent que les produits à 12 couches domineront encore une bonne partie du cycle de vie de la HBM4E, tandis que les configurations à 16 couches ou plus avanceront plus prudemment. Cela ne veut pas dire que l’industrie a perdu tout intérêt pour le hybrid bonding : le saut technologique est simplement évalué avec plus de pragmatisme, pour n’être appliqué que lorsque ses bénéfices justifient clairement la complexité ajoutée. La stratégie coréenne autour de Samsung et SK hynix illustre à quel point ce calendrier est aussi une question industrielle et géopolitique.
La HBM représente aujourd’hui l’un des segments les plus rentables et stratégiques du marché de la mémoire. SK hynix a pris une avance nette dans la chaîne d’approvisionnement de l’IA, Samsung tente de regagner du terrain et Micron reste un acteur actif. Dans ce contexte, une exécution ratée d’un changement de procédé peut coûter des parts de marché, des performances et la confiance des clients. Les technologies les plus avancées ne l’emportent pas toujours si elles arrivent trop tôt : dans les semi-conducteurs, le timing compte autant que l’innovation elle-même. La solution doit être mature, produisible en série, offrir un rendement suffisant et coller aux besoins réels du client.
Pourquoi le hybrid bonding restera incontournable
Ce report ne signifie pas l’abandon de la tendance. À moyen terme, le hybrid bonding semble difficile à éviter, et tout se joue sur la densité d’entrées-sorties. La HBM4 a déjà doublé la capacité d’interface, à 2 048 bits. Si les générations suivantes poussent ce chiffre vers 4 096 I/O, ou si les piles atteignent 20 couches et plus, l’espace physique entre les terminaux se réduira fortement.
Le thermal compression bonding montre alors ses limites : les microbonds prennent de la place et peuvent se déformer à l’assemblage. Quand les connexions doivent se rapprocher encore, connecter directement le cuivre devient la solution la plus rationnelle pour tenir la densité, l’efficacité et la fiabilité.
Samsung et SK hynix continueront donc d’investir dans la R&D sur le hybrid bonding. HPB, iHBM et le relâchement de la limite de hauteur offrent une marge sur une ou deux générations, mais la trajectoire technique de la HBM va vers des packages plus denses et plus exigeants thermiquement. À un moment donné, les solutions intermédiaires ne suffiront plus.
La prochaine étape de la course à l’IA ne se jouera pas seulement sur les GPU, elle se jouera aussi sur l’enveloppe mémoire. La HBM est devenue un goulet d’étranglement aussi critique que la gravure du circuit ou la capacité énergétique du datacenter : si la mémoire ne fournit pas assez de bande passante tout en maîtrisant consommation et température, l’accélérateur plafonne.
Samsung et SK hynix n’abandonnent pas le hybrid bonding, ils ajustent le calendrier pour l’introduire sans interrompre une chaîne de production essentielle au marché actuel. La question n’est plus de savoir si la HBM finira par adopter des techniques d’assemblage plus avancées, mais à quel moment l’augmentation des connexions, des couches et de la chaleur rendra la transition inévitable.
Questions fréquentes
Qu’est-ce que le hybrid bonding en mémoire HBM ?
Une technique d’encapsulage qui relie directement le cuivre entre les couches de DRAM, sans passer par les microbonds traditionnels. Elle apporte plus de densité, moins d’épaisseur et de meilleures propriétés électriques et thermiques.
Pourquoi Samsung et SK hynix pourraient-ils retarder son adoption ?
Parce que la pression sur l’épaisseur a diminué et que les deux fabricants développent des solutions thermiques alternatives, le HPB chez Samsung et l’iHBM chez SK hynix, capables de prolonger la durée de vie des techniques d’assemblage plus matures.
Quel est le lien avec l’intelligence artificielle ?
Les accélérateurs IA réclament des débits mémoire énormes. Placée à côté du GPU ou de l’ASIC, la HBM alimente ces composants à grande vitesse : si elle chauffe trop ou plafonne en densité, la performance globale du système en pâtit.
Quand le hybrid bonding deviendra-t-il incontournable ?
Probablement quand les prochaines générations de HBM multiplieront les connexions internes et les couches empilées. Vers 4 096 I/O ou des piles de 20 couches et plus, le hybrid bonding prendra tout son sens.
source : zdnet
