AMD a présenté Versal Premium Gen 2 Memory on Package (MoP), une nouvelle variante de ses SoC adaptatifs qui intègre la mémoire LPDDR5X directement à l’intérieur du boîtier. La conception technique est simple à expliquer, mais ses implications sont importantes pour les systèmes où chaque millimètre de circuit imprimé, chaque watt et chaque nanoseconde comptent : rapprocher la mémoire du processeur pour transférer les données avec un plus grand débit, une complexité de conception réduite et une surface occupée moindre.

Selon AMD, cette architecture permet d’intégrer jusqu’à 32 Go de LPDDR5X dans un seul module, offrant jusqu’à 288 Go/s de bande passante et une réduction de l’encombrement du circuit imprimé pouvant atteindre 60 % par rapport aux designs avec mémoire externe, d’après les mesures internes d’AMD. Les nouvelles solutions ciblent des marchés où la rapidité et la compacité de la mémoire sont aussi critiques que la puissance de calcul : IA physique, réseaux, tests et mesures, vidéo professionnelle, communications sécurisées, ainsi que les systèmes aérospatiaux et de défense.

Ce lancement ne compete pas directement avec la logique des grands accélérateurs de centres de données utilisant la mémoire HBM. AMD propose une réponse différente pour des produits à longue durée de vie, des environnements industriels et des conceptions embarquées que l’on ne peut redessiner tous les quelques années selon l’avancement de la mémoire à bande passante élevée utilisée en IA à grande échelle.

Moins de circuit imprimé, plus de bande passante et moins de risques de conception

Dans de nombreux systèmes embarqués avancés, le goulot d’étranglement ne réside pas seulement dans la capacité de calcul, mais aussi dans la manière dont le processeur reçoit ses données. Installer une mémoire haute vitesse hors du boîtier oblige à concevoir des routes complexes sur la carte, à valider les signaux, à simuler le comportement électrique, à assurer l’intégrité et à accepter les risques liés à une nouvelle production si quelque chose ne fonctionne pas comme prévu.

La solution MoP d’AMD réduit cette charge en ramenant la LPDDR5X directement dans le boîtier du SoC. En éliminant une partie de la routage de la mémoire haute vitesse sur la carte, les fabricants peuvent raccourcir les cycles de conception et réduire les validations au niveau du PCB. AMD présente cette approche comme un moyen d’accélérer la mise sur le marché et de diminuer le risque dans des produits où un redesign peut coûter cher, ralentir la certification ou retarder des déploiements critiques.

Cette approche ouvre des possibilités pour des formats où la mémoire discrète complique considérablement la conception, comme EDSFF ou 3U VPX, courants dans des environnements compactes et exigeants. Pour les télécommunications, la défense ou les industries, réduire la taille sans sacrifier la bande passante peut être plus précieux que d’atteindre la capacité maximale.

Une alternative pour les produits ne pouvant pas dépendre du cycle de HBM

La mémoire HBM domine une large part des discours autour des accélérateurs IA, notamment pour l’entraînement et la détection de grands modèles. Mais sa feuille de route est fortement orientée vers les centres de données et des cycles de renouvellement rapides. Cela ne convient pas à certains secteurs où les produits doivent fonctionner pendant 10, 15 ans, voire plus.

AMD insiste justement sur ce point. La solution Versal Premium Gen 2 MoP utilise LPDDR5X et offre une prise en charge d’un cycle de vie supérieur à 15 ans, limitant le risque que la disponibilité de la mémoire oblige à un redesign prématuré. Dans l’industrie, la défense, l’aérospatial ou les communications critiques, la stabilité de l’approvisionnement peut être aussi cruciale que la fiche technique.

Avec une température de fonctionnement allant de -40 °C à 110 °C, ces composants sont également bien adaptés aux environnements hors centre de données, tels que le terrain, les véhicules, les stations reculées, les plateformes de communication ou les systèmes conçus pour rester alimentés dans des conditions difficiles.

La connectivité joue aussi un rôle clé. Versal Premium Gen 2 MoP intègre PCIe 6.0 et CXL 3.1 à 64 Gb/s via IP matérielle, facilitant le déplacement rapide des données et la connexion à des CPU AMD EPYC ou à des modules d’extension et de pooling via CXL. AMD positionne d’ores et déjà la série Versal Premium Gen 2 comme une famille orientée applications intensives en données, prenant en charge PCIe Gen6, CXL 3.1, LPDDR5X et DDR5.

Sécurité intégrée pour les communications et les charges sensibles

L’annonce comprend également plusieurs fonctions de sécurité au niveau plateforme. AMD mentionne PCIe Integrity and Data Encryption (IDE), introduit avec PCIe 6.0, pour protéger les données en transit sur la couche de lien contre les attaques physiques. Elle inclut aussi un chiffrement de la mémoire DDR par contrôleur intégré et des moteurs cryptographiques haute vitesse 400G, conçus pour un traitement sécurisé sans compromis sur la performance.

Ces fonctionnalités répondent aux exigences des marchés ciblés. En communications sécurisées, défense, aérospatiale ou infrastructures critiques, transférer rapidement les données ne suffit pas : il faut aussi les protéger lors de leur déplacement, limiter la surface d’attaque et garantir la performance chiffrée. Dans ces environnements, la sécurité n’est pas une option ajoutée après coup, mais une exigence intrinsèque du système.

Associant bande passante, taille compacte et contrôles de sécurité, cette plateforme peut s’avérer particulièrement utile dans des applications IA physique, où les modèles et capteurs interagissent avec le monde réel : vision industrielle, analyse de signaux, communications, vidéo professionnelle, systèmes autonomes ou traitement en périphérie. Toutes ces charges n’ont pas besoin d’un cluster de GPU ; beaucoup doivent traiter les données en temps réel, dans un format compact et avec une consommation maîtrisée.

Développement avec Vivado et Vitis, sans repartir de zéro

AMD facilite l’adoption en assurant une continuité avec ses outils existants. Les clients peuvent commencer à développer avec les dispositifs standards Versal Premium Series Gen 2, déjà en production, et utiliser leurs flux de conception habituels de Vivado et Vitis, ainsi que des IP compatibles et des références de conception. L’objectif est que ceux qui travaillent déjà avec la famille Versal n’aient pas à tout réapprendre pour adopter les nouvelles variantes MoP quand elles seront disponibles.

La feuille de route précise que les appareils Versal Premium Gen 2 MoP commenceront à être échantillonnés fin 2026, avec une production prévue pour la seconde moitié de 2027. Ce calendrier place cette technologie dans le continuum de conception de systèmes anticipant architecture, validation et disponibilité à long terme.

Ce type d’annonce reflète une tendance plus large dans le secteur des semiconducteurs : tous les progrès ne passent pas uniquement par des puces plus puissantes ou plus de mémoire HBM. L’innovation passe aussi par l’emballage, l’intégration, la réduction d’encombrement, la connectivité et la simplification de la conception. Pour certains marchés, rapprocher la mémoire du calcul et diminuer la charge d’ingénierie sur la carte peut s’avérer aussi stratégique que d’augmenter les TOPS ou TFLOPs.

AMD utilise la plateforme Versal pour occuper cette zone intermédiaire entre FPGA, SoC adaptatifs, accélération de données et systèmes embarqués à long cycle de vie. Avec MoP, l’objectif est d’offrir aux concepteurs une méthode plus compacte et stable pour construire des systèmes à haut débit sans les complexités de la mémoire externe ni dépendre de cycles de mémoire conçus pour le centre de données.

Questions fréquentes

Qu’est-ce que l’AMD Versal Premium Gen 2 MoP ?
Une variante des SoC adaptatifs Versal Premium Gen 2 intégrant la mémoire LPDDR5X à l’intérieur du boîtier pour augmenter la bande passante et réduire la complexité de conception.

Quelle capacité mémoire intègre-t-elle ?
Jusqu’à 32 Go de LPDDR5X, avec une bande passante allant jusqu’à 288 Go/s.

Pourquoi ne pas utiliser de HBM ?
AMD privilégie ici la LPDDR5X intégrée pour offrir un risque de conception moindre, une durée de support de plus de 15 ans, et une meilleure adaptation aux produits industriels, défense et systèmes embarqués à long terme.

Quels sont ses avantages par rapport à une mémoire externe sur carte ?
Elle réduit l’encombrement, élimine une partie du routage haute vitesse, simplifie la validation et peut raccourcir les cycles de développement.

Quand sera-t-elle disponible ?
AMD prévoit de commencer l’échantillonnage à la fin 2026, avec une production prévue pour la seconde moitié de 2027.

via : amd