Douze heures. C’est le temps qu’aurait mis un agent d’intelligence artificielle pour concevoir, vérifier et porter jusqu’au layout physique un processeur RISC-V complet, à partir d’une simple spécification de 219 mots. La startup Verkor.io présente VerCore comme la preuve qu’un système autonome peut désormais traverser, sans intervention humaine continue, l’intégralité d’un flux de conception de puce qui mobilise habituellement des équipes d’ingénieurs pendant plusieurs mois. Le résultat n’est pas un rival d’Intel, ni même un concurrent crédible des CPU modernes : c’est un démonstrateur technique qui interpelle l’ensemble du secteur des semi-conducteurs.

L’annonce mérite une lecture nuancée. Verkor.io affirme que son système Design Conductor a généré de manière autonome un cœur de processeur RISC-V fonctionnel, depuis la spécification initiale jusqu’à un fichier GDSII, le format utilisé dans les dernières étapes de la conception physique d’une puce. Les performances du processeur RISC-V conçu par l’IA se rapprochent toutefois davantage de celles de CPU d’entrée de gamme datant de plus de dix ans que d’un quelconque produit contemporain. La nouveauté est ailleurs : dans la capacité d’un agent à orchestrer architecture, RTL, vérification, synthèse, placement-routage et fermeture temporelle.

Contexte et enjeux : pourquoi VerCore intrigue l’industrie

L’industrie des semi-conducteurs vit une période charnière. La pénurie d’ingénieurs qualifiés en conception numérique est devenue structurelle, alors même que la demande de silicium spécialisé explose, portée par la course à l’intelligence artificielle, l’essor du edge computing et la diversification des accélérateurs. Concevoir une puce de moyenne complexité mobilise aujourd’hui plusieurs dizaines d’ingénieurs sur des cycles de douze à vingt-quatre mois, avec des coûts qui peuvent dépasser 50 millions d’euros pour un nœud avancé. Tout outil capable de comprimer ce calendrier intéresse, par définition, l’ensemble de la chaîne de valeur.

Ce contexte explique pourquoi un démonstrateur académique, même modeste, suscite autant d’attention. La promesse n’est pas que VerCore concurrence un Core Ultra ou un Ryzen, mais qu’un agent autonome puisse déjà parcourir une partie du chemin entre une spécification écrite et une description physique de circuit. Si la maturation se confirme, des outils similaires pourraient transformer la conception de puces dédiées, dans un mouvement parallèle à celui qui touche déjà l’entreprise agentique en production sur Google Cloud, où des agents prennent en charge des processus métiers complets.

Les faits : un cœur RISC-V 32 bits conçu de bout en bout

VerCore est un cœur RISC-V 32 bits compatible avec les jeux d’instructions RV32I et ZMMUL. Selon le rapport technique publié par Verkor.io, l’implémentation repose sur une architecture en pipeline à cinq étages, avec exécution dans l’ordre et émission d’une seule instruction par cycle. Le design a atteint une fréquence de 1,48 GHz avec ASAP7, un PDK académique prédictif de classe 7 nm, et a obtenu 3 261 points au benchmark CoreMark.

CoreMark est un test de performance couramment utilisé pour les microcontrôleurs et les processeurs embarqués. Il ne doit pas être interprété comme un équivalent direct des benchmarks utilisés pour les PC, les jeux vidéo ou les stations de travail, mais il permet de situer le niveau général du design. Verkor.io compare d’ailleurs VerCore à un Intel Celeron SU2300, un processeur basse consommation associé à des ordinateurs portables basiques de l’époque des netbooks, autour de 2009-2011.

Cette comparaison est utile, car elle remet l’annonce en perspective. VerCore n’est pas un processeur haute performance. Il ne concurrence ni un Core i5 moderne, ni un Ryzen, ni une puce Apple Silicon. Son intérêt réside dans le fait qu’il a été généré, testé, optimisé et poussé jusqu’au layout physique par un agent autonome, en très peu de temps et sans pilotage humain continu.

Processeur ou cœur	Année de référence	Architecture / type	Fréquence indiquée	Référence de performance	Lecture contextuelle
VerCore	2026	RISC-V RV32I + ZMMUL, 5 étages, in-order, single-issue	1,48 GHz	3 261 points CoreMark	Démonstrateur technique conçu par IA ; validé en simulation, non fabriqué
Intel Celeron SU2300	2011 comme référence CoreMark publiée	x86, famille Penryn, basse consommation, 2 cœurs / 2 threads	1,20 GHz	Niveau approximatif cité par Verkor.io	Permet de situer VerCore dans une gamme de CPU basiques d’il y a plus de dix ans
Intel Atom D525	2011 comme référence CoreMark publiée	x86 Atom, destiné aux nettops et systèmes basse consommation	1,80 GHz	Présent dans des résultats CoreMark de l’époque	Contexte des processeurs économiques et sobres du début des années 2010
Freescale i.MX515	2011 comme référence CoreMark publiée	ARM Cortex-A8, SoC embarqué	800 MHz	Présent dans des résultats CoreMark de l’époque	Contexte des plateformes embarquées et appareils compacts
Microchip PIC32MX795F512L	2011 comme référence CoreMark publiée	Microcontrôleur MIPS 32 bits	80 MHz	Présent dans des résultats CoreMark de l’époque	Référence de type microcontrôleur, très différente d’un CPU généraliste

Ce tableau ne constitue pas un classement des performances. Chaque puce répond à des objectifs différents, avec des compilateurs, des mémoires, des plateformes et des environnements de test distincts. Son utilité est plutôt de donner un ordre de grandeur : VerCore se situe plus près d’anciens processeurs basiques, embarqués ou basse consommation que des CPU modernes de bureau ou de serveur.

Le point critique : VerCore n’a pas encore été fabriqué

La principale limite de l’annonce est que VerCore n’existe pas encore sous forme de puce physique. Il a été validé en simulation, en comparant son comportement avec Spike, le simulateur de référence de l’architecture RISC-V, et il a été porté jusqu’au format GDSII à l’aide d’outils de conception électronique open source comme OpenROAD. Cette étape est importante, mais elle ne revient pas à disposer d’un processeur commercial fabriqué en silicium.

Dans l’industrie des semi-conducteurs, le passage d’un design simulé à une puce fabriquée et fiable reste un saut considérable. Le tape-out, la fabrication, les tests électriques, la validation physique, la consommation, la robustesse face aux variations de procédé et la qualification industrielle sont autant d’étapes complexes. Une erreur découverte trop tard peut coûter des millions et plusieurs trimestres de retard. C’est précisément pour cette raison que des acteurs comme Samsung et TSMC se disputent la nouvelle carte des puces d’inférence, dans un secteur où chaque marche industrielle franchie représente un avantage compétitif structurant.

Il faut donc éviter toute lecture excessive. Design Conductor n’a pas démontré que l’intelligence artificielle pouvait remplacer une équipe complète d’ingénieurs dans la conception de puces commerciales complexes. En revanche, ce cas suggère que des agents autonomes peuvent commencer à automatiser des parties coûteuses du cycle de conception, notamment l’exploration architecturale, la génération de variantes, le débogage et la fermeture préliminaire du design.

Comment l’agent d’intelligence artificielle a travaillé

Design Conductor n’est pas un simple modèle de langage isolé, mais un système qui orchestre des modèles avancés et des outils de conception de puces. À partir du document initial, l’agent a produit une proposition de microarchitecture, implémenté des modules en Verilog, créé des bancs de test, lancé des simulations et corrigé les erreurs jusqu’à ce que le comportement du processeur corresponde aux attentes définies dans la spécification.

Le rapport technique explique, par exemple, comment le système a analysé des traces VCD, les a converties en fichiers CSV, a examiné les écritures dans les registres et a détecté des problèmes dans la logique de vidage du pipeline après des instructions de saut. Il a également exploré plusieurs variantes de design avec différentes pénalités de branchement, avant d’intégrer des techniques comme le forwarding précoce et un multiplicateur Booth-Wallace à quatre étages pour améliorer le débit arithmétique.

Autrement dit, le processus ne s’est pas limité à demander à une IA d’écrire du code Verilog. L’élément déterminant a été l’itération : concevoir, tester, identifier les écarts, trouver la cause racine du problème, corriger et mesurer à nouveau. Ce cycle ressemble au travail quotidien d’une équipe d’ingénierie matérielle, même s’il a ici été exécuté par un système autonome dans un environnement contrôlé, avec un périmètre fonctionnel volontairement réduit.

Pourquoi RISC-V est un terrain idéal pour ce type d’expérimentation

Le choix de RISC-V n’est pas anodin. Cette architecture s’est imposée comme un standard ouvert et modulaire pour la conception de processeurs. Cette ouverture facilite la recherche académique, les designs personnalisés et les expérimentations autour de l’automatisation, sans les barrières de licence que l’on retrouve dans les architectures propriétaires comme x86 ou Arm. Pour un agent d’intelligence artificielle, cela signifie un accès direct à la documentation, aux jeux de tests de conformité et aux implémentations de référence.

L’écosystème RISC-V dispose aussi de simulateurs, de chaînes d’outils et d’une documentation largement accessibles, ce qui en fait un terrain particulièrement adapté pour tester de nouvelles formes de conception matérielle assistée par intelligence artificielle. Dans le cas de VerCore, la combinaison de RISC-V, Spike, OpenROAD et ASAP7 a permis de construire un flux de travail relativement ouvert et reproductible, condition essentielle pour qu’un agent puisse boucler des cycles de conception sans dépendre d’environnements propriétaires fermés.

L’intérêt industriel est évident. Si ces systèmes gagnent en maturité, ils pourraient accélérer l’exploration de puces spécialisées pour des secteurs où le silicium sur mesure est aujourd’hui trop coûteux à justifier. Au lieu de consacrer des mois à étudier une seule architecture, une équipe pourrait évaluer en parallèle de nombreuses variantes avec différents compromis entre consommation, surface et performance. Cette logique d’exploration massive rappelle la dynamique observée dans la mémoire avec l’arrivée de la DRAM 3D et du 3D X-DRAM en silicium, où la diversification des architectures devient une stratégie industrielle à part entière.

Analyse et implications : un signal pour l’industrie EDA

Le rapport de Verkor.io reconnaît plusieurs limites techniques importantes. Les modèles peuvent prendre des décisions architecturales peu efficaces, raisonner de manière incorrecte sur Verilog ou confondre le comportement d’un circuit avec celui d’un programme séquentiel. La conclusion la plus raisonnable n’est donc pas que les ingénieurs vont disparaître, mais que leur rôle pourrait évoluer vers la définition des objectifs, la revue critique, le renforcement de la vérification et les décisions d’architecture stratégiques.

Pour les grands éditeurs d’outils EDA — Synopsys, Cadence, Siemens EDA — le signal envoyé est clair. L’arrivée d’agents autonomes capables de piloter des flux complets oblige à repenser la couche d’orchestration des suites logicielles. Plusieurs de ces acteurs ont déjà annoncé des copilotes spécialisés, mais l’écart entre un assistant ponctuel et un agent qui ferme une boucle de conception sans supervision reste considérable. VerCore montre que cet écart commence à se réduire, au moins dans des périmètres restreints et bien définis.

La vraie nouvelle n’est donc pas que VerCore soit un processeur puissant. Il ne l’est pas. La vraie nouvelle est qu’un outil d’intelligence artificielle a commencé à parcourir de manière autonome une partie du chemin qui sépare une spécification écrite du design physique d’une puce. Dans une industrie où le temps, le coût et la rareté des talents spécialisés pèsent de plus en plus lourd, ce changement pourrait être plus important, à terme, que le score précis de ce premier processeur démonstrateur.

Perspectives : vers une nouvelle classe d’outils de conception

À court terme, VerCore restera un cas d’école académique. Aucun fondeur ne va remplacer ses équipes par un agent autonome dans les prochains trimestres, et aucun client industriel ne basera un produit critique sur une puce générée sans revue humaine approfondie. La progression sera plus lente, mais aussi plus structurelle : intégration d’agents dans les flux EDA existants, automatisation des micro-tâches de débogage, exploration paramétrique automatisée d’architectures dérivées.

Le calendrier réaliste se situe vraisemblablement entre dix-huit et trente-six mois pour voir des outils dérivés intégrés à des suites commerciales, et probablement davantage pour des agents capables de gérer des designs complexes incluant pipelines superscalaires, hiérarchies de cache multi-niveaux ou interfaces mémoire haute bande passante. La prochaine étape de Verkor.io et de ses concurrents sera probablement de prouver qu’un agent peut concevoir un cœur plus performant, ou un accélérateur dédié à un usage précis, comme l’inférence de modèles compacts en edge.

Pour les responsables technologiques, le message à retenir est double. D’une part, ne pas surestimer la maturité actuelle : un démonstrateur académique ne fait pas une stratégie industrielle. D’autre part, ne pas sous-estimer la trajectoire : la conception assistée par agents d’intelligence artificielle est désormais une catégorie technologique active, dotée de premiers résultats tangibles, et il est probable qu’elle redéfinisse une partie des pratiques de conception silicium dans la décennie en cours.

Questions fréquentes

VerCore est-il aussi puissant qu’un processeur Intel moderne ?

Non. VerCore ne concurrence pas les processeurs modernes d’Intel, AMD, Apple ou Arm. D’après la comparaison fournie par Verkor.io, ses performances sont plus proches de celles d’un Intel Celeron SU2300, un processeur basse consommation basique associé à des appareils datant de plus de dix ans.

Que signifie le score de 3 261 points CoreMark de VerCore ?

Cela signifie que le design a été évalué avec un benchmark couramment utilisé pour les processeurs embarqués et les microcontrôleurs. Ce chiffre permet de situer ses performances relatives, mais il ne doit pas être comparé directement à des tests PC comme Cinebench, Geekbench ou PassMark.

VerCore peut-il déjà être fabriqué comme une vraie puce ?

À ce stade, rien n’indique que VerCore ait été fabriqué physiquement. Le design a atteint le format GDSII et a été validé en simulation, mais la fabrication en silicium exige des étapes supplémentaires de vérification, de tests physiques et de validation industrielle.

Pourquoi est-il important que cette CPU soit basée sur RISC-V ?

RISC-V est une architecture ouverte et modulaire, ce qui facilite la recherche, la conception de processeurs personnalisés et l’expérimentation avec de nouveaux outils. Cette ouverture en fait une plateforme particulièrement attractive pour tester des systèmes de conception de puces assistés par intelligence artificielle.

Qu’est-ce que Design Conductor exactement ?

Design Conductor est le système développé par la startup Verkor.io. Il s’agit d’un agent d’intelligence artificielle qui orchestre plusieurs modèles avancés et des outils de conception de puces afin de couvrir, de manière autonome, les étapes d’architecture, d’écriture Verilog, de vérification, de synthèse et de placement-routage jusqu’au format GDSII.

Quel impact VerCore peut-il avoir sur les éditeurs EDA comme Synopsys ou Cadence ?

VerCore est un signal pour l’industrie EDA. Les éditeurs comme Synopsys, Cadence ou Siemens EDA développent déjà des copilotes assistés par intelligence artificielle, mais l’arrivée d’agents capables de fermer des boucles complètes de conception oblige à repenser la couche d’orchestration de leurs suites logicielles. À moyen terme, cela pourrait faire émerger une nouvelle catégorie d’outils de conception agentique.