La course à la mémoire pour l’intelligence artificielle vient de gagner un nouveau prétendant crédible. NEO Semiconductor, jeune pousse californienne longtemps cantonnée aux présentations de laboratoire, vient d’annoncer une preuve de concept en silicium de sa technologie 3D X-DRAM, accompagnée d’une levée de fonds stratégique pilotée par Stan Shih, fondateur d’Acer et ancien administrateur de TSMC pendant plus de vingt ans. Au-delà du communiqué, c’est un signal que l’industrie attendait : la DRAM verticale commence à sortir de la simulation pour entrer en fabrication tangible, sur des équipements déjà déployés à grande échelle.

L’argument central de NEO ne réside pas dans la prouesse de métrologie, mais dans une promesse industrielle : sa 3D X-DRAM pourrait être produite sur l’infrastructure existante de la NAND 3D, c’est-à-dire avec les mêmes équipements de gravure, les mêmes matériaux et des procédés déjà amortis chez Samsung, SK hynix, Micron ou YMTC. Dans un marché mémoire où le coût d’une nouvelle ligne de fabrication est aussi déterminant que la performance théorique, ce détail change radicalement le calcul.

Contexte : la DRAM classique se heurte au mur physique

Le contexte rend cette annonce stratégique. La DRAM planaire traditionnelle, sur laquelle reposent serveurs, PC et smartphones depuis quarante ans, approche de ses limites économiques et physiques. Chaque nouveau nœud coûte plus cher à développer et produit des gains de densité marginaux. Pendant ce temps, la demande explose : l’entraînement et l’inférence des grands modèles de langage avalent des téraoctets de bande passante mémoire, au point que des analystes évoquent une pénurie structurelle de mémoire pouvant durer une décennie en raison de la pression exercée par l’IA.

Face à ce goûlot d’étranglement, l’industrie a multiplié les paris : empilement HBM4, modules SOCAMM, LPDDR5X dans les serveurs, et plus récemment des architectures hybrides comme TurboQuant de Google. Mais aucune de ces approches ne résoud le problème de fond : la cellule DRAM elle-même n’a pas changé fondamentalement depuis sa conception. C’est là que se positionne NEO Semiconductor, en proposant une rupture architecturale plutôt qu’une optimisation incrémentale.

Les chiffres de la preuve de concept

Les résultats publiés par NEO sont, sur le papier, remarquables. La société revendique une latence de lecture/écriture inférieure à 10 nanosecondes, une plage comparable aux meilleurs DDR5 actuels. La rétention de données dépasse une seconde à 85°C, contre les 64 millisecondes typiques d’une DRAM classique — soit un gain affiché d’un facteur 15. La résistance aux perturbations sur les bit-lines et word-lines reste également au-delà d’une seconde à cette même température, et l’endurance annoncée dépasse 10¹⁴ cycles.

Ces chiffres proviennent toutefois exclusivement de NEO et concernent une preuve de concept de première génération, pas un produit commercialisé. Jeongdong Choe, Senior Technical Fellow et SVP chez TechInsights, cité dans le communiqué, situe l’avancée dans une tendance plus large de l’industrie mémoire vers les architectures 3D pour répondre à l’IA. Une façon élégante de rappeler que NEO n’est pas seul à explorer ce terrain : Samsung, SK hynix et Micron travaillent aussi sur des concepts de DRAM verticale, même si aucun n’a encore atteint le stade silicium démontré.

Une filière taïwanaise pour passer du plan au wafer

Le saut du concept à la réalité silicium n’a pas été réalisé en interne. NEO s’est appuyé sur l’écosystème taïwanais, terre d’élection des grandes ruptures en semi-conducteurs. La preuve de concept a été développée en partenariat avec la National Yang Ming Chiao Tung University (NYCU), plus précisément au sein de son Industry-Academy Innovation School. La fabrication et les tests ont été confiés au Taiwan Semiconductor Research Institute (TSRI), sous l’égide du NIAR.

Cette géographie n’est pas anodine. Taïwan concentre la majorité de l’expertise mondiale en procédés avancés, comme l’a encore démontré la cartographie 2026 du marché des semi-conducteurs dominé par TSMC. Le partenariat avec NYCU et TSRI offre à NEO un accès aux infrastructures de prototypage rapide qui manquent cruellement aux startups mémoire américaines. Selon le communiqué, les évaluations électriques et de fiabilité ont validé le composant, même s’il s’agit d’une première étape sur un parcours qui en compte beaucoup.

Le pari : recycler la machinerie NAND 3D

L’argument industriel de NEO est limpide. Si l’on peut construire une DRAM verticale en exploitant les équipements de gravure, les matériaux et les procédés déjà déployés pour la NAND 3D, le ticket d’entrée dans la fabrication s’effondre. La NAND verticale représente plusieurs centaines de milliards de dollars d’investissement cumulé chez Samsung, SK hynix, Micron, Kioxia et YMTC. Réutiliser ce capital pour produire de la DRAM à haute densité plutôt que de construire des fabs dédiées, c’est potentiellement raccourcir de cinq ans le calendrier d’industrialisation.

NEO ne démarre pas de zéro. En mai 2023, l’entreprise présentait son concept initial de 3D X-DRAM comme une architecture « proche de la NAND » destinée à dépasser le « goulet d’étranglement de capacité » de la DRAM conventionnelle. En mai 2025, une itération basée sur l’oxyde semi-conducteur IGZO évoquait jusqu’à 512 Gb par die et une rétention de 450 secondes, des chiffres qui dépasseraient largement la HBM3E actuelle. La nouveauté d’avril 2026 est qu’on quitte le territoire de la simulation pour entrer dans celui de la mesure électrique sur silicium réel.

Implications stratégiques pour la mémoire IA

Si NEO concrétise sa feuille de route, les conséquences pour l’industrie dépassent le seul segment DRAM. La société positionne explicitement la 3D X-DRAM comme la brique fondamentale de ses gammes X-HBM et 3D X-AI, deux concepts mémoire pensés pour l’inférence et l’entraînement de modèles massifs. Une HBM bâtie sur des cellules verticales gagnerait simultanément en densité, en efficacité énergétique et en coût par bit — un trio que les feuilles de route actuelles peinent à délivrer.

Le timing est sensible. Samsung vient de revoir sa feuille de route HBM5E en raison de doutes sur la D1d, et SK hynix anticipe une demande IA encore plus vorace en mémoire malgré les techniques de quantification. Dans ce paysage tendu, l’arrivée d’une troisième voie technologique — ni HBM empilée ni LPDDR optimisée, mais cellule DRAM repensée — pourrait redistribuer les rapports de force, surtout si elle s’avère moins capitalistique à industrialiser.

Reste l’équation des partenariats. Une startup ne fabrique pas de mémoire à grande échelle. NEO devra signer avec un fondeur capable d’absorber la technologie : Samsung, SK hynix, Micron ou YMTC. La présence de Stan Shih au tour de table change précisément cette dimension. Au-delà du capital, le fondateur d’Acer apporte un réseau qui irrigue tout l’écosystème taïwanais et plus largement asiatique, conditions sine qua non pour amener une cellule DRAM jusqu’aux serveurs IA des hyperscalers.

Perspectives : du concept à l’array, l’épreuve du feu

Les prochaines étapes seront décisives. NEO indique que sa feuille de route immédiate porte sur l’implémentation à l’échelle de l’array, c’est-à-dire la démonstration que des millions de cellules peuvent fonctionner ensemble avec des taux de défaut acceptables. Vient ensuite le développement de chips multicouches de test, étape critique pour valider l’empilement vertical au-delà de quelques niveaux. Enfin, l’entreprise prévoit de renforcer ses échanges avec les acteurs majeurs du secteur mémoire — traduction : trouver un licencié industriel.

La prudence reste de mise. L’historique des mémoires alternatives est jonché de promesses non tenues : MRAM, FeRAM, PCM, ReRAM ont toutes connu leur moment de hype avant de se cantonner à des marches niches. La 3D X-DRAM échappera-t-elle à ce destin ? Son atout est précisément de ne pas réinventer la roue : en s’appuyant sur la chaîne NAND existante, elle réduit le risque industriel par rapport aux technologies qui exigent des fabs entièrement nouvelles. Mais elle devra prouver à l’échelle ce qui n’est aujourd’hui validé qu’à l’échelle d’un dispositif unitaire.

D’ici là, NEO Semiconductor vient de transformer un dossier longtemps académique en candidat industriel crédible. Pour les acheteurs de mémoire IA, les hyperscalers et les architectes de centres de données, c’est une option supplémentaire à surveiller dans un marché où la raréfaction de la mémoire est devenue le principal frein à la montée en charge des modèles. La 3D X-DRAM ne réglera pas la pression de 2026, mais elle pourrait peser sur la donne dès 2028-2029 si l’industrialisation tient ses promesses.

Questions fréquentes

Qu’a annoncé précisément NEO Semiconductor en avril 2026 ?

NEO a dévoilé les résultats positifs d’une preuve de concept en silicium de sa technologie 3D X-DRAM, validée électriquement et en fiabilité par le Taiwan Semiconductor Research Institute. L’annonce s’accompagne d’une levée de fonds stratégique menée par Stan Shih, fondateur d’Acer.

Quelles performances revendique la 3D X-DRAM ?

La société annonce une latence inférieure à 10 nanosecondes, une rétention supérieure à une seconde à 85°C (contre 64 millisecondes pour la DRAM classique), une résistance aux perturbations bit-line/word-line équivalente, et une endurance dépassant 10¹⁴ cycles. Ces chiffres proviennent de la preuve de concept et restent à confirmer à l’échelle d’un produit commercial.

Pourquoi la compatibilité avec la NAND 3D est-elle décisive ?

Parce qu’elle permettrait de produire la 3D X-DRAM sur les équipements et procédés déjà amortis par les fondeurs NAND comme Samsung, SK hynix ou YMTC. Cela réduit le coût d’industrialisation et raccourcit potentiellement de plusieurs années le calendrier de mise sur le marché par rapport à une mémoire nécessitant des fabs dédiées.

Quand la 3D X-DRAM pourrait-elle être disponible commercialement ?

Aucune date officielle n’a été communiquée. NEO doit encore valider la technologie à l’échelle de l’array, développer des chips multicouches de test et signer un partenariat avec un fondeur capable d’absorber la production. Un horizon 2028-2029 apparaît plausible si toutes les étapes intervenaient sans accroc majeur.

Quelle implication pour la mémoire HBM destinée à l’IA ?

NEO positionne sa 3D X-DRAM comme la brique de base de ses futures gammes X-HBM et 3D X-AI. Une HBM construite sur cellules verticales pourrait offrir simultanément plus de densité, une meilleure efficacité énergétique et un coût par bit réduit, des objectifs que les feuilles de route HBM4 et HBM5 actuelles peinent à atteindre.

Qui sont les principaux concurrents de NEO sur la DRAM 3D ?

Samsung, SK hynix et Micron travaillent en interne sur leurs propres concepts de DRAM verticale, mais aucun n’a encore communiqué de preuve de concept silicium publique. NEO bénéficie ainsi d’une fenêtre temporelle, même si les géants asiatiques disposent de capacités industrielles infiniment supérieures pour passer rapidement à l’échelle s’ils décident d’accélérer.