Samsung Foundry envisagerait de commander à une entreprise coréenne une partie du design physique du futur accélérateur d’intelligence artificielle de Google, connu en interne sous le nom de Icefish. Cette démarche permettrait d’adapter ce composant aux fabrications de Samsung, tandis que TSMC se chargerait du principal chiplet de calcul, bien que aucune des deux sociétés n’ait encore confirmé la répartition définitive.

Les clés du prochain TPU de Google en 20 secondes

• Google envisagerait de diviser Icefish entre plusieurs fabricants et partenaires en conception.
• TSMC produirait le chiplet principal responsable du calcul en intelligence artificielle.
• Samsung assumerait un composant d’entrée, de sortie et de connexion avec la mémoire.
• Plusieurs entreprises sud-coréennes pourraient être sollicitées pour le design physique confié à Samsung.
• Les informations divergent concernant les process de fabrication et l’encapsulation finale.

Les informations proviennent de la presse sud-coréenne et complètent un rapport précédent indiquant que Google négociait avec Samsung la fabrication d’une partie de son prochain Tensor Processing Unit (TPU). Ce premier rapport estimait un début de production de masse vers 2028 avec un processus de 2 nanomètres pour le composant de Samsung. Reuters n’a pas pu vérifier indépendamment ces discussions.

Ce nouveau rapport évoque trois autres entreprises susceptibles d’être contractées : ADTechnology, Gaonchips et Alphachips. Samsung leur confierait ce qu’on appelle le design back-end, une étape distincte du montage final ou de l’encapsulation du processeur.

Ce travail consiste à transformer une architecture logique en un design physique réalisable. Cela inclut la disposition des blocs, le traçage de millions de connexions, la gestion de l’alimentation et du timing, l’analyse thermique, la vérification des délais, ainsi que le respect des règles de fabrication de Samsung.

Répartition envisagée du futur Icefish TPU

Les accélérateurs d’IA les plus avancés ne nécessitent pas forcément d’être réalisés en une seule pièce de silicium. Ils peuvent être divisés en chiplets spécialisés, assemblés ultérieurement dans un même encapsulant.

Le chiplet de calcul contient les matrices et unités exécutant les opérations utilisées par les modèles d’intelligence artificielle. La partie d’entrée/sortie se charge de transférer l’information entre ce composant, la mémoire haute bande passante, d’autres accélérateurs et le système hôte.

Le recours à une société de design ne signifierait pas que Samsung ait renoncé à la commande. La fondeuse continuerait à fabriquer le silicium, en faisant appel à un partenaire spécialisé pour finaliser l’implémentation physique et garantir la conformité du design aux règles de fabrication.

Ce modèle est courant pour les circuits intégrés spécifiques à une application, les ASIC. Le client définit l’architecture et les fonctions ; un spécialiste convertit ces spécifications en un design vérifiable, et la fondeuse produit les wafers.

Pour Samsung, externaliser une partie du travail permettrait aussi de répartir les ressources dans un contexte où son activité de fonderie cherche à augmenter les commandes avancées. Selon le rapport, cette décision serait liée à la charge de projets que la société reçoit, bien que sans volumes ni contrats ou dates vérifiables.

Disparités d’informations sur TSMC, Samsung et Intel

La cartographie industrielle d’Icefish reste encore floue. Les différentes sources convergent sur le fait que Google envisage de répartir le chip entre plusieurs partenaires, mais divergent sur les processus, le rôle de Samsung et l’encapsulage final.

La différence entre A14 et N2 est notable. TSMC positionne le A14 comme une génération dépassant ses processus de 2 nm, avec une production en volume prévue pour 2028. MediaTek a confirmé expérimenter avec plusieurs puces A14, sans nommer Google explicitement en tant que client.

Un rapport daté de juin proposait une autre configuration : TSMC fabriquerait le bloc principal, Samsung occuperait le rôle de fabrication du composant de liaison par son processus de 2 nm, les projets Icefish étant alors en phase de développement, avec une mise en production estimée à 2028.

Quant à Intel, des spéculations évoquent la possibilité d’utiliser leur technologie avancée d’encapsulation EMIB-T dans des futurs circuits personnalisés Google. MediaTek a confirmé pouvoir travailler avec CoWoS de TSMC ou EMIB d’Intel, mais n’a pas confirmé si Google allait choisir l’une ou l’autre solution.

Il reste donc incertain que Samsung ait décroché un contrat définitif ou que TSMC utilisera le process A14 pour le chiplet de calcul. Google pourrait étudier plusieurs configurations ou chaque rapport pourrait refléter une étape différente du projet.

Le design d’un accélérateur de cette envergure peut évoluer avant son entrée en production. Les performances des process, la disponibilité, le coût par wafer, les résultats d’encapsulation et la mémoire peuvent faire varier la configuration finale.

Pourquoi Google souhaite diviser la fabrication

Les TPU sont devenus une partie centrale de l’infrastructure de Google. La société les utilise pour l’entraînement et l’exécution de modèles, offrir des capacités sur Google Cloud, tout en réduisant sa dépendance aux GPU Nvidia.

Une étude technique menée par des chercheurs de Google sur les générations vues entre TPU v2 et Ironwood montre l’ampleur des progrès réalisés. En huit ans, la capacité et le débit mémoire par nœud ont été multipliés par dix, la performance maximale par nœud par cent, et la performance totale des superordinateurs par environ 3 600.

Cette évolution nécessite plus de silicium avancé, plus de mémoire et des encapsulages de taille accrue. S’appuyer sur une seule fondeuse pour tous les composants pourrait rapidement devenir limitant face à la forte demande de chips IA qui presse la capacité de TSMC.

Diviser le projet offre plusieurs avantages potentiels :

Tous les composants n’ont pas la même sensibilité au process. Le chiplet de calcul profite surtout de densité élevée et de consommation moindre par opération, tandis que la partie d’interface privilégie la fiabilité, la gestion de la mémoire et la connectivité à grande vitesse.

Néanmoins, fabriquer des chiplets dans différentes fondeuses complexifie la coordination : bibliothèque, tensions, tolérances, encapsulage, signaux, tests… Une déviation dans un composant peut affecter la performance ou retarder l’ensemble de l’accélérateur.

Pour Samsung, obtenir le composant Icefish aurait une valeur approfondie. Cela prouverait que son processus 2 nm peut participer à l’un des accélérateurs d’IA les plus exigeants du marché, et ouvrirait la voie à d’autres concepteurs de circuits personnalisés.

La fondeuse sud-coréenne souhaite aussi renforcer sa position face à TSMC en apportant un client de renom et une charge de travail permettant d’optimiser le processus, d’augmenter l’utilisation des usines, et de gagner en expérience dans les interfaces pour systèmes mémoire à haut débit.

Externaliser partiellement le design physique ne diminue pas nécessairement cette valeur ; cela peut aussi montrer que Samsung bâtit un réseau de partenaires capable de mener à bien des projets du cahier des charges à la fabrication.

Icefish semble ainsi devenir un processeur avec une chaîne d’approvisionnement plus répartie que par le passé. Mais la situation demeure incomplète : TSMC semble conserver la partie calcul, Samsung une partie mémoire et E/S, MediaTek participe au design, et Intel essaie d’y entrer via l’encapsulation.

Jusqu’à ce que Google ou ses partenaires confirment contrats, processus et calendrier, le projet doit être considéré comme une négociation en cours, non comme une répartition définitive.

Questions fréquemment posées

Quelle partie du TPU de Google Samsung fabriquerait-elle ?

Les rapports indiquent que Samsung pourrait produire un composant d’entrée, de sortie ou d’interface mémoire. Son design final officiel n’a pas encore été confirmé ni son nom précis.

Pourquoi Samsung externaliserait-elle le design physique ?

Elle pourrait faire appel à une société spécialisée pour adapter le chip à son processus, finaliser le placement et réaliser les vérifications nécessaires.

TSMC continuera-t-elle à fabriquer les TPU de Google ?

Tout indique que TSMC conserverait le chiplet principal de calcul. Les discussions varient sur les process N2 ou A14, et si le composant d’interface mémoire serait aussi fabriqué par eux.

Quel rôle pourrait jouer Intel ?

Intel n’est pas confirmé comme fabricant de chiplets. Les informations connues relient surtout Intel à ses technologies d’encapsulation avancée EMIB ou EMIB-T.

Sources :

• ETNews, pour des informations sur la possible externalisation du design physique du composant d’E/S de Icefish.