Micron a présenté sa feuille de route mémoire pour les prochaines années, avec une DDR6 pour serveurs offrant environ le double de la bande passante de la DDR5, une LPDDR6 avec plus de 35 % d’amélioration de l’efficacité énergétique, une mémoire HBM empilée directement sur la puce de calcul vers 2028 et une NAND G11 de plus de 400 couches. L’entreprise a détaillé ses plans lors d’une présentation sur sa stratégie multigénérationnelle en DRAM, HBM et NAND, relayée par Wccftech le 21/10/2026.
L’essentiel sur la feuille de route mémoire de Micron en 20 secondes
- La DDR6 doublera la bande passante de la DDR5 et sera fabriquée sur le nœud 1δ.
- La LPDDR6 améliore l’efficacité de plus de 35 % et Micron la prépare avec Meta.
- La vHBM, mémoire empilée sur la puce, arrivera vers 2028.
- La NAND G11 dépassera les 400 couches en 2027.
L’annonce arrive en pleine pénurie de mémoire due à la demande d’intelligence artificielle, qui a fait de la DRAM et de la HBM un goulot d’étranglement pour les centres de données. Micron soutient que l’IA agentique a multiplié par 30 la demande de mémoire par rapport à l’inférence traditionnelle. Pour comprendre où l’on va, il faut voir d’où vient chaque type de mémoire.
De la DDR5 à la DDR6 : la mémoire des serveurs
La mémoire principale des PC et des serveurs a doublé sa vitesse génération après génération. JEDEC, l’organisme qui fixe les normes de l’industrie, a publié la spécification DDR5 en 2020, et elle est aujourd’hui la base des serveurs actuels. Micron fabrique déjà des modules DDR5 de 512 Go, et dans sa feuille de route l’étape suivante est un RDIMM de 1 To.
La DDR6 prendra la relève. Micron la décrit comme une mémoire offrant environ le double de la bande passante de la DDR5, pensée pour les serveurs qui exigent une grande fiabilité, et veut être un partenaire principal de ses grands clients dans son adoption. Elle n’a donné ni vitesses ni date précise : elle la présente comme de nouvelle génération et la fabriquera sur le nœud 1δ (1-delta). Selon des informations précédentes relayées par Wccftech, Samsung, SK hynix et Micron visent une commercialisation entre 2028 et 2029.
Ce nœud 1δ est l’autre pièce maîtresse. Micron assure qu’il améliorera la densité de bits d’environ 25 % par rapport au nœud précédent, et prévoit son décollage au second semestre 2027. L’entreprise rappelle que la DRAM a multiplié par 400 les bits par plaquette depuis 1995, sur 22 nœuds, et a confirmé qu’elle continuera avec des cellules 6F² plutôt que de passer à la 4F², pour des raisons de complexité et de coût, comme nous l’avions raconté en expliquant que Micron écarte la DRAM 4F² alors que YMTC et CXMT accélèrent avec elle. La DRAM 3D viendra plus tard, après les produits en lithographie High-NA EUV.
La LPDDR6 quitte le mobile et entre dans le centre de données
La mémoire basse consommation, née pour les mobiles, s’est fait une place dans les serveurs d’IA. JEDEC a publié la norme LPDDR6 (JESD209-6) en juillet 2025, avec des vitesses de 10 667 à 14 400 MT/s et des canaux de 24 bits divisés en deux sous-canaux de 12 bits, selon Notebookcheck. Micron assure que sa LPDDR6 offre plus de 35 % d’amélioration de l’efficacité énergétique par rapport à la LPDDR5 et l’oriente aussi bien vers les mobiles que vers les centres de données. Elle travaille avec Meta sur son utilisation dans de futurs centres de données. Côté grand public, nous avions aussi raconté comment CXMT accélère avec la LPDDR6 et que Xiaomi l’étrennera dans son prochain pliable.
HBM : des piles à côté de la puce à la mémoire verticale
La mémoire HBM (High Bandwidth Memory) empile plusieurs puces de DRAM et les place à côté du GPU pour offrir une bande passante énorme. C’est la mémoire qui définit aujourd’hui les accélérateurs d’IA. Dans le calendrier de Micron, la HBM3E à 8 couches est entrée en production en volume en 2024 et celle à 12 couches a été expédiée en 2025. La HBM4, dont la norme JEDEC (JESD270-4) a été publiée en 2025, arrive cette année en versions de 12 couches et 36 Go, avec 2,8 To/s par pile selon Micron. La HBM4E est déjà en échantillons pour des clients clés, et l’entreprise situe la HBM5 vers 2028, la HBM5E vers 2029 et la HBM6 vers 2030.
La grande nouveauté est la vHBM, ou HBM verticale 3D. Au lieu de placer la mémoire à côté du processeur, on l’empile directement sur la puce de calcul, avec le chemin le plus court possible entre les deux. Micron assure que cela améliore la bande passante par watt et les tokens par watt sur les charges d’IA. La vHBM1 arriverait vers 2028 et la vHBM3 vers 2030, et dépend de technologies comme le collage hybride en cuivre, les dissipateurs thermiques intégrés et une conception tenant compte de la température. Micron prépare aussi la vEIM, une mémoire verticale pour l’inférence en edge visant environ 2 To/s par module. Une approche similaire est suivie par SK hynix : SK hynix prépare la production de iHBM, sa HBM refroidie depuis la base.
NAND G11 : plus de 400 couches
En stockage, la NAND 3D a accumulé les couches pour gagner en densité. Micron prépare la G11, qui dépassera les 400 couches grâce au collage de plaquettes, avec un décollage en volume prévu au second semestre 2027. Par rapport à sa G9, l’entreprise promet environ le double de la densité de bits, jusqu’à 1,5 fois plus de vitesse d’entrée et de sortie et plus de 25 % d’énergie en moins pour le transfert de données. Au-delà de la G11, elle étudie des matériaux à haute mobilité et de nouvelles architectures de cellule, ainsi qu’une NAND spécifique pour l’IA. Toutes ces dates sont des prévisions de Micron elle-même.
Questions fréquentes
Quand sortira la mémoire DDR6 ?
Micron n’a pas donné de date précise. Elle la présente comme de nouvelle génération sur son nœud 1δ, et l’industrie vise une commercialisation entre 2028 et 2029.
Combien la DDR6 sera-t-elle plus rapide que la DDR5 ?
Selon Micron, elle offrira environ le double de la bande passante de la DDR5.
Qu’est-ce que la vHBM ?
C’est une mémoire HBM empilée directement sur la puce de calcul. Micron prévoit la première génération vers 2028 et la vHBM3 vers 2030.
Combien de couches aura la NAND G11 de Micron ?
Plus de 400, avec un début de production en volume prévu au second semestre 2027.
Sources :
