Le silicium n’est pas prêt de disparaître, mais l’industrie des semi-conducteurs prépare déjà le terrain pour une étape où il ne suffira plus de continuer à réduire le nombre de transistors en utilisant les mêmes matériaux traditionnels. La dernière avancée provient d’imec, d’ASML et de TSMC, qui ont démontré une voie d’intégration sur wafers de 300 mm pour des transistors utilisant des matériaux bidimensionnels, avec des dispositifs nFET et pFET dimensionnés à un pas de contact poly de 50 nm (CPP).

Cette avancée a été présentée lors du symposium IEEE/JSAP sur la technologie et les circuits VLSI 2026. Il ne faut pas la considérer comme une annonce imminente de circuits commerciaux, mais l’information est importante car elle adresse l’un des défis majeurs de la prochaine décennie : comment continuer à faire évoluer la logique quand les canaux en silicium approchent de leurs limites physiques. imec qualifie ce résultat d’étape cruciale dans la transition « du laboratoire à la fabrication » pour les transistors utilisant des matériaux 2D.

Ce que ont réalisé imec, ASML et TSMC

Le travail se concentre sur les matériaux TMD – or disulfures de métaux de transition tels que MoS₂, WS₂ et WSe₂. Ces composés peuvent former des canaux de conduction extrêmement fins, à l’échelle atomique, permettant un meilleur contrôle du transistor lorsque les dimensions sont très réduites. En théorie, cela en fait des candidats prometteurs pour prolonger la feuille de route de la logique avancée au-delà des architectures actuelles.

La démonstration combine des transistors nFET à canal en MoS₂ et des transistors pFET basés sur WS₂ ou WSe₂ sur la même plateforme de 300 mm. L’essentiel ne réside pas seulement dans le fait que ces dispositifs fonctionnent en laboratoire – ce que la communauté scientifique montre depuis des années avec des appareils isolés – mais dans leur intégration à des dimensions proches de celles requises par l’industrie, avec des outils compatibles avec la fabrication avancée.

Les résultats notables comprennent : des nFET et pFET dimensionnés à 50 nm de CPP, une très faible tension de coupure avec une tension de grille à 0 V dans les deux polarités, et un pFET à canal WSe₂ dont la performance est proche de celle des meilleurs dispositifs de laboratoire. De plus, imec indique que 94 % des transistors sont opérationnels, c’est-à-dire avec un rapport Imax/Imin supérieur à 10⁵, signalant la stabilité du processus dans une étape encore expérimentale.

Pourquoi les matériaux 2D sont cruciaux à l’ère de l’angstrom

L’industrie a exploité le silicium durant des décennies, d’abord par scalabilité plan, puis avec FinFET et aujourd’hui avec gate-all-around. La prochaine étape en termes de densité pourrait venir avec CFET, où des transistors complémentaires sont empilés verticalement. Mais même ces architectures rencontrent une problématique commune : plus le canal devient petit, plus il est difficile de maintenir un bon contrôle électrostatique sans affecter la mobilité, provoquer des fuites ou augmenter la variabilité.

Les matériaux 2D offrent une réponse partielle à cette problématique. Leur extrême finesse permet à la porte de mieux contrôler le canal, même pour des longueurs très réduites. Cette propriété physique pourrait aider à réaliser des transistors plus petits, plus efficients. Cependant, le défi réside dans l’intégration industrielle : transférer ces matériaux délicats, former des contacts de faible résistance, éviter les dommages lors du processus, et tout faire à grande échelle avec des outils compatibles avec la fabrication en volume.

C’est précisément là que réside la valeur de l’annonce. imec, ASML et TSMC ne se limitent pas à un simple dispositif exotique, mais ont montré une voie d’intégration back-end compatible avec les wafers de 300 mm, avec des transistors n et p sur une même plaquette, en utilisant la lithographie EUV. ASML souligne que la résolution de l’EUV a permis d’atteindre des canaux jusqu’à 28 nm et des pitchs compatibles avec des nœuds avancés, en comparaison avec des démonstrations précédentes plus grandes ou moins représentatives de la production moderne.

L’architecture employée est également particulièrement pertinente. imec décrit un procédé de fabrication en « inversion », avec des contacts inférieurs et une porte déposée qui chevauche. Plutôt que de construire le dispositif de manière conventionnelle, le matériau TMD est transféré sur des chenaux en tungstène préalablement définis, servant de contacts. Cette méthode préserve l’intégrité du canal 2D et minimise les problématiques liées au contact.

Ce n’est pas la fin du silicium, mais un signe de changement

L’expression “ère post-silicium” peut paraître séduisante, mais doit être utilisée avec précaution. Les circuits commerciaux continueront à dépendre du silicium pour de nombreuses années, à la fois comme substrat et dans plusieurs couches du processus de fabrication. Même si les canaux 2D se concrétisent dans des produits avancés, ils coexisteront probablement avec les technologies CMOS actuelles, sans les remplacer brutalement.

L’industrie elle-même opère avec une vision à long terme. Les matériaux 2D sont étudiés comme candidats potentiels pour de futurs nœuds, pour leur intégration en backside, dans des applications de back-end-of-line et dans des architectures où la logique ou la mémoire sont placées plus près des interconnexions et des alimentations. Une telle intégration pourrait être très précieuse pour les chipsets d’intelligence artificielle, processeurs haute performance et réseaux 3D, où déplacer des données nécessite de plus en plus d’énergie et d’espace.

Il est aussi important de faire la distinction entre la simple démonstration de transistors et la fabrication de circuits complexes commerciaux. Un transistor fonctionnel reste une pièce, mais un vrai circuit doit contenir des millions voire milliards de dispositifs avec une variabilité maîtrisée, un rendement fiable, des règles de conception, des modèles compacts, des outils EDA, des processus de test et une compatibilité avec toute la chaîne de fabrication. Une analyse récente sur les semiconducteurs 2D souligne que la transition entre dispositifs individuels high-tech et circuits intégrés fonctionnels demeure encore une grande étape à franchir dans ce domaine.

Les progrès d’imec, ASML et TSMC s’ajoutent à d’autres travaux récents du secteur. Par exemple, Intel et imec avaient déjà présenté des modules compatibles wafers 300 mm pour transistors 2D, avec contacts et stacks de porte adaptés à la fabrication. La voie est claire : les grandes multinationales n’envisagent pas les matériaux 2D comme une simple curiosité académique, mais comme une solution pour continuer à améliorer la densité et l’efficacité, même lorsque les architectures actuelles arrivent à saturation.

La participation conjointe de TSMC et ASML a une signification particulière. TSMC apporte l’expérience de la fonderie leader, où chaque technologie doit pouvoir s’intégrer dans des processus fiables et économiquement viables. ASML, pour sa part, fournit la lithographie EUV comme outil précis capable de réduire les structures à des dimensions pertinentes. imec agit comme un pont en recherche avancée, là où de nombreuses idées innovantes restent souvent en suspens avant d’être industrialisées.

Pour le marché, cette nouvelle n’altère pas le calendrier immédiat des CPU, GPU ou puces d’intelligence artificielle. Les nœuds actuels et futurs continueront à s’appuyer sur l’évolution du silicium et des architectures à gate-all-around. Cependant, elle donne une indication sur ce qui pourrait venir après : des canaux atomiquement très fins, une intégration 3D plus poussée, et des matériaux nouveaux conçus pour compléter – et non remplacer brutalement – l’infrastructure de silicium.

Le pari du secteur des semi-conducteurs ne consiste plus uniquement à miniaturiser encore plus les transistors, mais aussi à identifier des matériaux qui pourront fonctionner lorsque la réduction devient difficile. Dans cette optique, les transistors 2D font un pas décisif : ils passent du stade de promesses en laboratoire à une démonstration qu’ils peuvent être fabriqués, du moins à une étape expérimentale, avec une méthode beaucoup plus proche de la production industrielle.

Questions fréquentes

Qu’est-ce qu’un transistor 2D ?
Un composant utilisant un matériau extrêmement fin, d’échelle atomique, comme canal conducteur. On étudie notamment des TMD comme MoS₂, WS₂ et WSe₂, comme alternatives potentielles au silicium pour de futurs nœuds technologiques.

Que ont démontré imec, ASML et TSMC ?
Une voie d’intégration sur wafers de 300 mm pour des transistors nFET et pFET à base de matériaux 2D, avec un pas de contact poly de 50 nm et des performances électriques intéressantes.

Est-ce que cela signifie que le silicium sera remplacé bientôt ?
Pas immédiatement. Le silicium restera au cœur des circuits pour plusieurs années. Les matériaux 2D pourraient compléter les futures générations de logique avancée, notamment lorsque les limites des canaux en silicium deviendront plus restrictives.

Quand les transistors 2D seront-ils disponibles dans les produits ?
Aucune date précise n’est encore fixée. La technologie doit d’abord surmonter des défis liés à l’intégration, la variabilité, les contacts, le design et la fabrication à grande échelle. Ce progrès représente une étape en recherche industrielle, pas une commercialisation immédiate.

source : imec-int