Le débat sur la domination de la prochaine génération de puces d’intelligence artificielle ne se limite plus aux nanomètres. La compétition s’est déplacée vers l’emballage avancé, la mémoire HBM, les substrats, les interposers et la capacité concrète de produire des millions d’accélérateurs complexes sans casser la chaîne d’approvisionnement. Sur ce terrain, TSMC continue de disposer d’un avantage difficile à remettre en cause à court terme.

Une étude de Citi citée par Wccftech indique que TSMC ne fait face à aucune menace immédiate significative de la part d’Intel concernant les chips d’IA, malgré l’intérêt croissant pour EMIB-T, la technologie d’emballage avancée qu’Intel promeut pour les accélérateurs haute performance. La raison n’est pas le manque de technologie chez Intel, mais la capacité d’expansion dépendra d’un composant peu visible du grand public : les substrats ABF et la maturité de l’écosystème qui les produit.

EMIB-T est prometteur, mais avoir une bonne architecture ne suffit pas

Le EMIB d’Intel n’est pas une technologie improvisée. Son approche consiste à insérer de petits ponts en silice à l’intérieur d’un substrat organique pour connecter des chiplets, sans recourir à un interposer de silicium complet comme dans de nombreuses configurations 2,5D classiques. En théorie, cela permet de réduire les coûts et d’améliorer la flexibilité dans des packages complexes.

L’évolution EMIB-T ajoute des vias TSV dans le pont en silice lui-même pour améliorer la distribution verticale d’énergie et le routage du signal. Selon la documentation d’Intel Foundry, EMIB-T répond à la demande croissante en HBM et à la nécessité de fournir une puissance avec moins de bruit électrique, ce qui est critique dans les accélérateurs d’IA comportant de nombreux chiplets et de la mémoire à haut débit.

Le problème, selon Citi, réside dans la production à grande échelle. EMIB-T dépend des substrats ABF, un matériau essentiel dans l’emballage avancé. Si les fournisseurs d’ABF ne peuvent pas augmenter leur capacité, améliorer leur performance et soutenir la qualité en volumes suffisants, Intel disposera d’une technologie intéressante mais limitée par une réalité qui conditionne tout le secteur : ce ne sont pas des feuilles de route qui se vendent, mais des packages fabriqués, validés et livrés à temps.

Il est impossible d’éviter la comparaison avec TSMC. CoWoS, la plateforme d’emballage avancée de la société taïwanaise, est déjà profondément ancrée dans l’écosystème de l’IA. NVIDIA, AMD, Broadcom, Google et d’autres concepteurs d’accélérateurs dépendent de ce type d’emballage pour associer de gros dies de calcul à de la mémoire HBM. CoWoS n’est pas parfait ni illimité, mais il est en production de masse, dispose de clients de référence et d’une chaîne de fournisseurs bien rodée.

Intel peut susciter l’intérêt de clients cherchant des alternatives à la saturation de CoWoS. Google, Amazon et d’autres géants ont des motivations précises pour diversifier leurs fournisseurs et éviter les goulets d’étranglement. Cependant, passer de discussions, tape-outs ou prototypes à une production en volume est une étape très différente. En semiconducteurs, un résultat technique positif ne garantit pas une adoption massive immédiate.

TSMC augmente sa capacité en CoWoS, SoIC et systèmes de plus en plus grands

TSMC répond à la pression de l’IA en augmentant ses capacités dans plusieurs directions. Selon les données de TrendForce, la capacité en CoWoS pourrait atteindre entre 115 000 et 140 000 wafers par mois d’ici fin 2026, puis grimper à environ 170 000 en 2027. L’expansion se concentrerait particulièrement à Tainan et Chiayi, avec une échelle bien supérieure à celle des cycles précédents.

La société a aussi présenté une feuille de route beaucoup plus ambitieuse pour les années à venir. Lors du Taiwan Technology Symposium 2026, TSMC a indiqué que la demande d’amples de wafers pour accélérateurs IA croîtrait de 11 fois entre 2022 et 2026, et elle a revu à la hausse ses prévisions pour le marché mondial des semi-conducteurs au-delà de 1,5 billion de dollars en 2030. Parallèlement, elle prévoit que la capacité de CoWoS croîtra à un taux annuel composé supérieur à 80 % entre 2022 et 2027.

Le point le plus remarquable concerne l’évolution propre de l’emballage. TSMC travaille sur des versions de CoWoS capables d’intégrer davantage de mémoire HBM. Selon les informations publiées après le symposium, une version avec 14 réseaux (reticles) et jusqu’à 20 stacks HBM pourrait voir le jour en 2028, tandis que des designs avec jusqu’à 24 stacks HBM seraient envisagés pour 2029. La société progresse également sur SoIC, la photonique en silicium et le System on Wafer, des technologies destinées à rapprocher davantage mémoire, calcul et interconnexion dans un seul système.

Cette combinaison explique pourquoi Citi estime que la position de TSMC reste solide. L’avantage de la société ne réside pas dans une seule technique, mais dans l’ensemble : nœud avancé, emballage, clients, fournisseurs, expérience de fabrication, performance, capacité et une feuille de route alignée sur l’évolution des modèles d’IA.

Intel a une opportunité, mais la fenêtre ne sera pas facile

Intel Foundry doit transformer ses avancées techniques en opportunités commerciales. EMIB-T pourrait constituer une voie intéressante, car de nombreux clients cherchent à réduire leur dépendance à TSMC et à garantir une capacité supplémentaire pour les ASIC IA. De plus, Intel dispose d’un récit industriel solide : fabrication aux États-Unis, emballage avancé, Foveros, EMIB, PowerVia et processus 18A.

Mais Citi souligne un aspect important concernant le processus 18A d’Intel. Qu’un grand client réalise un tape-out ou évalue une technologie ne signifie pas qu’il va déployer une production en masse. Pour les chips IA et HPC, les designs qui arriveront sur le marché en 2027 et 2028 sont souvent déjà très avancés ou finalisés. Changer de fondeur, de nœud ou de technologie d’emballage à ce stade peut s’avérer coûteux et risqué.

Cela n’élimine pas le potentiel d’Intel. La société peut décrocher des projets concrets, notamment si elle offre une capacité là où TSMC est saturée ou si certains clients cherchent une seconde source. Elle peut aussi prévoir davantage de possibilités pour de nouveaux designs conçus dès le départ pour EMIB-T. Mais il ne semble pas réaliste de penser qu’Intel pourra rapidement supplanter TSMC dans la fabrication en volume des principaux accélérateurs IA.

La raison est industrielle, pas uniquement technologique. L’IA a mis à rude épreuve plusieurs couches de la chaîne de valeur : HBM, CoWoS, substrats, interposers, équipements de test, assemblage, matériaux et capacité électrique des centres de données. Dans ce contexte, la confiance est primordiale. Un client qui va engager des milliards dans des accélérateurs ne regarde pas seulement la performance théorique du package, mais aussi la disponibilité, le rendement, le support, le calendrier, la compatibilité avec HBM, l’expérience préalable et le risque d’exécution.

C’est pourquoi TSMC conserve une position aussi forte. Son leadership n’est pas invulnérable, mais il est difficile à attaquer à court terme. Intel peut devenir une alternative sérieuse s’il parvient à augmenter la capacité d’EMIB-T, assurer la disponibilité des substrats ABF, démontrer ses performances en production et convaincre ses clients qu’il peut répondre aux volumes sollicités. Jusqu’à ce moment, l’avantage de TSMC dans l’IA restera appuyé sur quelque chose de plus solide que la simple renommée de ses nœuds : toute une chaîne intégrée qui fabrique déjà les puces dont le marché a besoin.

Le développement de l’emballage avancé ne fait que commencer. CoWoS ne sera pas la seule solution à long terme, et les architectures IA évolueront vers des packages plus grands, avec plus de mémoire et une meilleure interconnexion. Mais dans cette phase, TSMC bénéficie d’un avantage qui ne se copie pas simplement à partir d’un bon coup de communication technique. Cela se construit avec des années de production, des fournisseurs alignés et une capacité disponible. Et c’est précisément ce qui est le plus difficile à bâtir.

Questions fréquentes

Qu’est-ce que EMIB-T ?

EMIB-T est une évolution de la technologie d’emballage EMIB d’Intel. Elle intègre des vias TSV dans le pont en silice afin d’améliorer la distribution verticale d’énergie et le routage des signaux dans des packages avancés avec chiplets et mémoire HBM.

Pourquoi Citi pense-t-il qu’Intel ne menace pas encore TSMC ?

Parce que le succès d’EMIB-T dépendra de la capacité à faire évoluer l’écosystème de substrats ABF et à transformer la technologie en production massive. TSMC dispose déjà de CoWoS mature et d’une chaîne d’approvisionnement plus consolidée pour les chips d’IA.

Qu’est-ce que CoWoS ?

CoWoS est la technologie d’emballage avancée de TSMC qui permet d’intégrer de gros dies de calcul et de mémoire HBM dans un seul package via un interposer ou des solutions associées, essentielle pour les accélérateurs IA.

Intel peut-il gagner des clients IA avec EMIB-T ?

Oui, notamment si des clients cherchent à diversifier leurs fournisseurs ou à soulager la saturation de CoWoS. Mais décrocher des projets concrets ne signifie pas que l’on pourra rapidement supplanter TSMC dans la fabrication en volume.

source : wccftech