SK hynix a conjointement validé avec TSMC une nouvelle génération de mémoire HBM5 utilisant la technologie d’emballage CoWoS. Ce travail place les deux entreprises à un stade précoce dans la préparation des futurs accélérateurs d’intelligence artificielle. La collaboration a été dévoilée lors de la conférence Open Innovation Platform (OIP) de TSMC, organisée le 23 septembre à Santa Clara, où SK hynix a également présenté son HBM4 intégré dans le superchip Vera Rubin de NVIDIA.

Les essentiels de HBM5 et TSMC en 20 secondes

• SK hynix et TSMC ont validé le HBM5 via la technologie CoWoS pour des systèmes d’IA futurs.
• Le HBM4 de SK hynix est déjà intégré dans le superchip Vera Rubin de NVIDIA.
• La société a présenté le HBM4E de 48 Go, le HBM4 de 48 Go et le HBM3E de 36 Go.
• SK hynix a reçu pour la deuxième année consécutive le prix de Partenaire de l’Année de TSMC.
• La collaboration progresse aussi dans le domaine des SSD, PCIe, chiplets et nouvelles solutions de mémoire pour l’IA.

La collaboration entre le fabricant de mémoire et la fonderie devient de plus en plus stratégique à mesure que les accélérateurs d’IA intègrent des volumes croissants de mémoire à haut débit. TSMC mobilise sa plateforme OIP pour rassembler des entreprises de mémoire, de design, de propriété intellectuelle, d’empaquetage et de fabrication, dans le but de valider des technologies avant leur déploiement commercial.

Chez SK hynix, la relation avec TSMC couvre déjà plusieurs générations de HBM et de technologies d’emballage. La prochaine étape consiste à valider le HBM5 en technologie CoWoS, la technologie d’emballage 2,5D de TSMC, utilisée pour intégrer processeurs et mémoire HBM dans un seul module haute performance.

HBM5 en phase de test avant l’arrivée d’une nouvelle vague d’accélérateurs

La référence au HBM5 constitue l’un des points majeurs de la présentation de SK hynix. La société indique que ses équipes de développement en encapsulage et TSMC ont travaillé conjointement dès les premières phases pour tester l’intégration de cette mémoire avec la technologie CoWoS.

Il ne s’agit pas d’un lancement imminent en production de HBM5 ni de l’annonce d’un produit commercial précis. Cela démontre que l’intégration mémoire/emballage est déjà en préparation pour répondre aux besoins des systèmes à venir adoptant cette génération de HBM.

Sur le plan technique, cela s’inscrit dans l’évolution naturelle de la mémoire. Avec l’augmentation du nombre de couches empilées et du débit, la mémoire ne peut plus se concevoir comme un composant isolé du processeur ou de l’emballage. Le package doit assurer des connexions suffisantes pour exploiter pleinement la HBM tout en maintenant la stabilité des signaux et l’alimentation dans les spécifications système.

TSMC maintient CoWoS comme une de ses principales technologies pour les systèmes de calcul haute performance. Sa plateforme permet d’intégrer différents puces et modules HBM sur un interposer, et la société continue d’agrandir la taille de ces interposers pour accueillir davantage de logique et de mémoire.

SK hynix fait déjà partie de l’alliance 3DFabric de TSMC, aux côtés de micron et Samsung. Ce consortium vise à faciliter l’intégration mémoire-logique et technologies d’emballage pour la prochaine génération de systèmes.

Le HBM4 déjà en action avec Vera Rubin

Tandis que le HBM5 reste en phase de validation, SK hynix a montré une application plus immédiate de sa technologie : le superchip Vera Rubin de NVIDIA, doté de mémoire HBM4 de la société.

L’échantillon présenté comprenait 12 couches de 36 Go de HBM4, avec un module SOCAMM2 de 96 Go. SK hynix précise que la HBM4 est placée autour du cœur GPU Rubin pour offrir un canal de données à très haut débit, tandis que SOCAMM2 fait office de mémoire principale pour la CPU Vera.

La société a aussi présenté lors de la conférence d’autres produits issus de son catalogue, notamment un HBM4E de 12 couches/48 Go, un HBM4 de 16 couches/48 Go, et un HBM3E de 12 couches/36 Go. La progression montre que la capacité mémoire augmente avec chaque génération et configuration d’empilement.

Le HBM, mémoire à haut débit, utilise plusieurs puces DRAM empilées verticalement pour maximiser la capacité et le débit dans un espace réduit. Dans le cadre des accélérateurs IA, il permet de maintenir un flux rapide de données entre la mémoire et les processeurs aux opérations intensives en calcul.

L’aspect physique de l’intégration devient de plus en plus crucial. Pour suivre l’accroissement de capacité et de débit, le système d’emballage doit connecter davantage de mémoire à plus de logique. SK hynix travaille en collaboration avec TSMC dès maintenant pour préparer l’arrivée du HBM5 en phase de production.

L’évolution de la mémoire au-delà du HBM

La présentation de SK hynix ne s’arrête pas au HBM. La société a également dévoilé ses nouvelles générations de DRAM pour serveurs et SSD destinés aux centres de données.

Parmi les produits, on trouve une mémoire 3DS RDIMM de 256 Go, un module MRDIMM de 128 Go, ainsi qu’un RDIMM de 64 Go utilisant leur procédé de fabrication en 10 nm de classe 1c. La société a aussi présenté des SSD E1.S, E3.S et M.2 adaptés à divers environnements serveur.

Dans le domaine du stockage, SK hynix développe également des contrôleurs SSD basés sur chiplets pour les futures générations PCIe. Ces designs fragmentent les fonctions d’un contrôleur traditionnel en plusieurs chiplets connectés via UCIe, un standard ouvert pour la communication entre composants à l’intérieur d’un même boîtier.

Ce mouvement s’inscrit dans la croissance des infrastructures IA. Lors d’une présentation conjointe avec Cadence, Daesik Park, ingénieur renommé chez SK hynix spécialisé en PCIe, a estimé que le marché des SSD d’entreprise basé sur PCIe pourrait passer de 509 exaoctets en 2026 à 1933 exaoctets en 2030. Il s’agit d’une projection de SK hynix, non d’une mesure indépendante du marché.

La société travaille également sur la technologie HBF (High Bandwidth Flash), une couche mémoire potentielle située entre le HBM et le SSD. SK hynix la décrit comme une solution NAND haut débit visant à combiner une capacité importante avec un profit de bande passante élevé à un coût compétitif.

Le message de la conférence va au-delà du simple lancement de mémoire. SK hynix prépare plusieurs niveaux de stockage et de mémoire pour l’IA, tandis que TSMC développe les technologies d’emballage nécessaires pour intégrer ces composants avec des processeurs toujours plus puissants.

Le prix de la collaboration, récompensée à Santa Clara, confirme cette stratégie. SK hynix a reçu pour la deuxième année consécutive le prix Partner of the Year de TSMC, cette fois dans la catégorie 3DFabric-HBM Integration, pour le travail de validation du HBM5 sur CoWoS.

Déjà en juin, la société expliquait que sa relation avec TSMC s’étendait aux prochaines générations de HBM et d’emballage avancé, ainsi qu’à des opportunités en mémoire personnalisée pour de grands clients technologiques.

Si HBM4 commence à s’intégrer dans les systèmes IA de nouvelle génération, HBM5 en est encore à ses phases de développement et validation. La différence entre ces deux technologies témoigne de la façon dont la mémoire est désormais pensée dès la conception, en parallèle du processeur et de l’emballage. Dans ces systèmes à croissance rapide, la connexion entre tous ces éléments détermine la part exploitée du potentiel en performance concrète.

Questions fréquentes

Que a validé SK hynix avec TSMC ?

SK hynix et TSMC ont validé le technologie HBM5 via la solution d’emballage CoWoS de TSMC pour préparer la prochaine génération de systèmes IA. Aucun lancement commercial ou production en série n’a été annoncé à ce stade.

Quelle mémoire HBM équipe le superchip Vera Rubin de NVIDIA ?

SK hynix a présenté le Vera Rubin équipé de HBM4 de 12 couches et 36 Go, ainsi qu’un module SOCAMM2 de 96 Go. D’autres configurations de HBM4 et HBM4E ont également été dévoilées.

Qu’est-ce que CoWoS ?

CoWoS, acronyme de Chip on Wafer on Substrate, est une technologie d’emballage de TSMC permettant d’intégrer plusieurs puces, comme processeurs et mémoire HBM, dans un même module via un interposer. Elle est notamment utilisée pour des applications de calcul haute performance.

Quelles autres mémoires SK hynix prépare-t-elle pour l’IA ?

Outre le HBM, la société développe des DRAM pour serveurs, des SSD d’entreprise, ainsi que des solutions basées sur chiplets pour les générations à venir de PCIe. Elle étudie aussi la technologie HBF (High Bandwidth Flash), une couche de mémoire NAND à haut débit envisagée pour combler la capacité entre HBM et SSD.

Sources : news.skhynix