Rapidus veut produire des wafers 2 nanomètres entre 3 et 3,5 millions de yens, soit 18 500 à 21 600 dollars selon le taux de change. Le fondeur japonais cible la seconde moitié de 2027 pour démarrer la production en volume, avec l’ambition de concurrencer TSMC et Samsung sur les prix, les délais et le service aux puces spécialisées.

Ce qu’il faut retenir en 20 secondes

• Prix cible : 3 à 3,5 millions de yens par wafer de 300 mm, soit environ 18 500 à 21 600 dollars.
• Calendrier : production en volume prévue pour l’exercice fiscal 2027.
• Technologie : processus 2HP en 2 nm, transistors GAA à nanosheets.
• Usine : IIM-1 à Chitose, sur l’île d’Hokkaido.
• Différenciation : traitement individuel de chaque wafer à toutes les étapes du front-end.
• Clients : plus de 60 entreprises en négociation, sans commande ferme confirmée.

Contexte et enjeux

Atsuyoshi Koike, président de Rapidus, prend les prix de TSMC comme référence et cherche à les égaler, voire à les dépasser légèrement à la baisse. Une société qui n’a pas encore livré de fabrication commerciale ne peut pas imposer ses propres tarifs : elle doit se caler sur un marché déjà façonné par le fondeur taïwanais.

La fourchette de 3 à 3,5 millions de yens reste un objectif commercial, pas un tarif définitif. Le prix final dépendra du design, du volume commandé, des masques, des tests, de l’emballage et des accords de propriété intellectuelle. Rien ne garantit non plus que Rapidus facturera un tiers de moins que TSMC, comme certains médias l’ont suggéré. Plusieurs estimations sectorielles situent une wafer N2 de TSMC autour de 30 000 dollars, contre 20 000 dollars pour le SF2 de Samsung, mais The Japan Times attribue à TSMC une référence de 3 à 3,5 millions de yens, quasiment identique à celle annoncée par Rapidus.

TSMC ne publie aucune liste de prix pour ses processus avancés. Les contrats se négocient en privé et varient fortement selon les volumes réservés. La comparaison entre 20 000 et 30 000 dollars repose donc sur des estimations sectorielles, pas sur des tarifs officiels vérifiés.

Une wafer moins chère ne fait pas forcément une puce moins chère

Le prix d’une wafer ne représente qu’une partie du coût réel d’un semi-conducteur. Ce qui compte pour le designer, c’est le prix de chaque puce qui fonctionne à la sortie du processus. Une wafer de 300 mm peut contenir de quelques dizaines de grands processeurs à des milliers de petits circuits, et le rendement final dépend de la taille du design, de l’espace perdu sur les bords et surtout du taux de puces qui passent tous les tests.

Si Rapidus vend une wafer à 20 000 dollars avec un rendement de 50 %, le coût par puce utile peut dépasser celui d’une wafer TSMC à 30 000 dollars avec 80 % de rendement. Le taux de défauts pèse particulièrement sur les grands processeurs pour l’intelligence artificielle, les réseaux ou les serveurs, où une seule anomalie peut condamner une large surface de silicium.

TSMC a lancé la production en volume de son N2 fin 2025. Quand Rapidus arrivera sur le marché mi-2027, son concurrent aura accumulé près de deux ans d’expérience industrielle avec les transistors GAA, plusieurs cycles d’amélioration et des données issues de nombreux produits commerciaux. La fondeuse taïwanaise prépare déjà N2P et travaille sur N2U pour 2028, une évolution censée profiter de la maturité acquise sur la plateforme N2.

Rapidus part d’une situation différente. En juillet 2025, l’entreprise a fabriqué ses premiers transistors GAA d’essai sur l’IIM-1, avec les caractéristiques électriques attendues. Une étape technique importante, mais il reste un écart énorme entre produire des structures de test et tenir des mois de fabrication complète avec une rentabilité économique. La société doit encore finaliser son kit de conception, valider ses bibliothèques, livrer des prototypes clients et prouver la reproductibilité de ses résultats d’une wafer à l’autre, tout en sécurisant équipements, matériaux, masques et personnel qualifié.

Le lancement en 2027 ne garantit donc pas des dizaines de milliers de wafers mensuelles dès le départ. Les nouvelles usines démarrent souvent à volume modeste, qu’elles augmentent en corrigeant les défauts. L’impact commercial le plus net se fera probablement sentir en 2028.

Les faits : le traitement wafer par wafer comme pari central

Rapidus veut se distinguer en traitant chaque wafer séparément à chaque étape du front-end. Dans une usine classique, certaines opérations se font par lots : plusieurs wafers traités ensemble pour optimiser le rendement et réduire le coût unitaire. L’approche japonaise inverse la logique. Traiter chaque wafer individuellement permet de collecter des données plus précises, d’ajuster rapidement les paramètres et de réagir dès qu’une déviation apparaît. Rapidus espère s’en servir pour automatiser la fabrication et raccourcir le délai entre l’entrée d’un wafer et la fin du processus.

Cette approche pourrait séduire les entreprises qui développent des puces sur mesure en volumes modérés : un concepteur d’accélérateurs IA, de processeurs automobiles, robotiques ou réseau, préférant une livraison rapide à un prix minimal sur de très gros volumes. Le modèle s’éloigne de celui de TSMC, taillé pour fabriquer des volumes massifs pour Apple, Nvidia, AMD ou Qualcomm avec une stabilité de processus extrême.

Le traitement individuel a aussi son revers : il peut réduire le taux d’utilisation des équipements. Un outil qui traite une seule wafer à la fois demande plus d’opérations pour atteindre le même volume qu’un appareil traitant un lot entier. Rapidus mise sur l’automatisation et le contrôle en temps réel pour compenser, en détectant les anomalies pendant la fabrication et en ajustant les paramètres des wafers suivants sans attendre la fin d’un lot.

La viabilité commerciale dépendra de sa capacité à tenir un prix proche de 20 000 dollars sans perdre d’argent. Fabriquer en 2 nm demande des équipements EUV, des systèmes de dépôt et de gravure, de la métrologie, des matériaux ultrapurs et une infrastructure énergivore en électricité comme en eau. Le gouvernement japonais a approuvé plus de 2,35 billions de yens pour la R&D de Rapidus, complétés par des financements de Toyota, Sony, SoftBank, Denso, Kioxia, Canon et Fujitsu. Ce soutien allège la pression financière immédiate sans garantir un modèle d’affaires viable : le Japon veut retrouver une capacité industrielle stratégique, mais Rapidus doit convertir cette politique publique en commandes régulières.

Analyse et implications

TSMC ne domine pas la fabrication pour contrat uniquement grâce à ses installations. Sa plateforme Open Innovation rassemble outils de conception, bibliothèques de propriété intellectuelle, entreprises de design, services cloud, fabricants de substrats et technologies d’encapsulation avancée. Un client y trouve des cœurs CPU, des contrôleurs mémoire, des interfaces PCIe et des composants de sécurité déjà certifiés pour un nœud donné, ce qui réduit le temps de développement et limite le risque d’un produit coûteux plombé par des erreurs d’intégration.

Rapidus devra construire un environnement comparable, forcément plus restreint au départ. Son partenariat avec IBM lui donne la base technologique pour ses transistors GAA, et sa collaboration avec imec apporte l’expertise sur les processus avancés. Mais transférer une technologie ne crée pas automatiquement une bibliothèque complète d’outils et de propriété intellectuelle. Les plus de 60 clients potentiels cités par l’entreprise montrent un intérêt réel, sans pour autant valoir commande ferme : chaque client devra examiner le PDK, les performances, les bibliothèques, la capacité d’encapsulation et les garanties d’approvisionnement avant de lancer un processeur conséquent.

Rapidus peut néanmoins saisir une place chez les sociétés qui peinent à réserver assez de capacité chez TSMC, ou qui veulent diversifier leur production hors de Taïwan. La proximité avec des clients japonais dans l’automobile, la robotique, les télécoms ou l’électronique joue aussi en sa faveur, tout comme l’argument de souveraineté technologique : le Japon dépend de fournisseurs étrangers pour ses processeurs les plus avancés, ce qui pèse comme un risque stratégique. Mais la géopolitique ne suffit pas à garantir des produits compétitifs. Les clients continueront de comparer performance, consommation, densité, coût par puce utile et respect des délais.

Perspectives

Rapidus pense déjà à la génération suivante, avec un processus 1,4 nm visé vers 2029, probablement dans une seconde usine à Chitose. En parallèle, TSMC a annoncé A14 pour 2028 et A13 pour 2029, avec de nouvelles évolutions de sa plateforme 2 nm. La compétition ne se résume pas au plus petit chiffre affiché : 2 nm, 1,8 nm ou 1,4 nm restent des désignations générationnelles qui ne décrivent pas une dimension physique précise, et deux processus au nom similaire peuvent afficher des densités très différentes selon le fabricant.

Rapidus a une vraie carte à jouer comme alternative crédible sur certaines puces avancées, avec un objectif de prix compétitif, une promesse de délais réduits grâce au traitement individuel et un soutien étatique réel. Reste la partie la plus dure : prouver qu’elle peut produire des milliers de wafers avec une qualité constante, pendant que TSMC prépare déjà ses prochaines générations. Le sujet rejoint d’autres tensions observées sur la chaîne d’approvisionnement des puces, comme la limitation chinoise des exportations d’hélium, un gaz essentiel à la fabrication des semi-conducteurs. Du côté américain, la pénurie de talents freine aussi l’expansion des usines de puces, un problème que Rapidus devra éviter en misant sur son bassin japonais qualifié.

Les autres fondeurs avancent sur des calendriers serrés : Intel cherche à confirmer son 18A avant que Nova Lake ne prouve la maturité du nœud, tandis que son projet 14A2 mise sur l’alimentation double pour la course au 1,4 nm. Rapidus évolue donc dans un secteur où chaque acteur cherche sa place entre TSMC, Samsung et Intel, sans qu’aucun ne puisse se permettre un faux pas technique.

Questions fréquentes

Combien coûtera une wafer 2 nm de Rapidus ?

Entre 3 et 3,5 millions de yens, soit environ 18 500 à 21 600 dollars. Le prix final variera selon le client, le design, le volume et les services additionnels.

Rapidus sera-t-il vraiment moins cher que TSMC ?

Rapidus vise à égaler ou dépasser légèrement TSMC sur les prix. Certaines estimations placent une wafer N2 de TSMC autour de 30 000 dollars, mais d’autres sources la situent dans la même fourchette que Rapidus. TSMC ne publie pas ses tarifs officiels.

Quand Rapidus démarrera-t-il la production commerciale ?

L’objectif est un démarrage en volume dans la seconde moitié de 2027, avec une montée en charge probablement progressive jusqu’en 2028.

Quels avantages offre le traitement individuel des wafers ?

Un contrôle et des ajustements précis pour chaque unité, une collecte de données accrue et des cycles de fabrication potentiellement plus courts. En contrepartie, il peut réduire l’efficacité de certains équipements par rapport au traitement par lots.

Qui sont les partenaires technologiques de Rapidus ?

IBM pour la base technologique des transistors GAA et imec pour l’expertise sur les processus avancés, complétés par le financement de Toyota, Sony, SoftBank, Denso, Kioxia, Canon et Fujitsu.

Source : The Japan Times