Rapidus souhaite s’engager dans la fabrication avancée de semi-conducteurs avec une proposition difficile à ignorer : produire des wafers de classe 2 nanomètres pour un prix compris entre 3 et 3,5 millions de yen, soit environ 18 500 à 21 600 dollars au taux de change actuel. Le fabricant japonais vise à débuter la production par volume durant la seconde moitié de 2027, afin de concurrencer TSMC et Samsung en proposant des prix compétitifs, des cycles de fabrication plus courts et un service adapté aux puces spécialisées.

Les points clés du plan de Rapidus en 20 secondes

• Prix cible : entre 3 et 3,5 millions de yen par wafer de 300 mm.
• Approximation : entre 18 500 et 21 600 dollars, selon le taux de change.
• Calendrier : production en volume prévue pour l’exercice fiscal 2027.
• Technologie : processus 2HP de 2 nm avec transistors GAA à nanosheets.
• Usine : installation IIM-1 à Chitose, sur l’île japonaise d’Hokkaido.
• Différenciation : traitement individuel des wafers à chaque étape du front-end.
• Clients potentiels : l’entreprise est en négociation avec plus de 60 compagnies.
• Incertitudes principales : performance de fabrication, capacités et coûts à l’échelle commerciale restent à prouver.

Atsuyoshi Koike, président de Rapidus, explique que la société prendra comme référence les prix de TSMC et tentera de les égaler ou de les dépasser légèrement à la baisse. Le dirigeant reconnaît qu’une société encore non opérationnelle pour la fabrication commerciale ne peut pas imposer ses propres tarifs, elle devra donc s’adapter au marché établi par la fondeuse taïwanaise.

La fourchette de 3 à 3,5 millions de yen doit être considérée comme un objectif commercial, non comme un tarif définitif. Le prix dépendra du design, du volume commandé, des masques nécessaires, des tests, de l’emballage, des accords de propriété intellectuelle et des performances de la fabrication.

Il n’est pas non plus certain que Rapidus facturera un tiers de moins que TSMC comme le suggèrent certains médias. Divers reports de l’industrie situent une wafer N2 de TSMC autour de 30 000 dollars, tandis que la technologie SF2 de Samsung avoisine les 20 000 dollars. Cependant, The Japan Times attribue à TSMC une référence entre 3 et 3,5 millions de yen, ce qui correspond pratiquement à la même fourchette annoncée par Rapidus.

TSMC ne publie pas de liste de prix pour ses processus avancés. Les contrats sont négociés de manière privée et peuvent varier considérablement : un client réservant des dizaines de milliers de wafers ou une entreprise commandant une série limitée n’auront pas les mêmes tarifs. La comparaison entre 20 000 et 30 000 dollars repose donc sur des estimations sectorielles et non sur des prix officiels vérifiés.

Une wafer moins chère ne garantit pas toujours des puces plus abordables

Le prix par wafer ne représente qu’une partie du coût réel d’un semi-conducteur. Ce qui compte pour le designer, c’est combien il paie pour chaque puce fonctionnelle à la fin du processus.

Une wafer de 300 mm peut contenir depuis quelques dizaines de processeurs très grands jusqu’à des milliers de circuits plus petits. Le résultat dépend de la taille de chaque design, de l’espace perdu sur les bords et, surtout, du nombre d’unités qui passent avec succès toutes les phases de tests.

Si Rapidus vend une wafer pour 20 000 dollars mais que son taux de rendement est de 50 %, le coût par puce utile peut finir par être supérieur à celui d’une wafer de TSMC à 30 000 dollars avec un rendement de 80 %. Le taux de défauts est particulièrement critique pour les grands processeurs destinés à l’intelligence artificielle, aux réseaux ou aux serveurs, car une seule anomalie peut rendre inutilisable une surface conséquente de silicium.

TSMC a commencé la production en volume de sa technologie N2 fin 2025. Lors de l’arrivée de Rapidus sur le marché dans la seconde moitié de 2027, son concurrent aura accumulé environ deux années d’expérience industrielle avec les transistors GAA, plusieurs cycles d’amélioration et des données probantes provenant de nombreux produits commerciaux.

La fondeuse taïwanaise déploiera également des versions ultérieures de sa plateforme. TSMC a élargi la gamme de 2 nm en introduisant N2P et prépare des variantes comme N2U pour 2028. La société décrit cette dernière comme une évolution bénéficiant de la maturité et des performances déjà atteintes par la plateforme N2.

Rapidus commencera dans une situation différente. En juillet 2025, elle a fabriqué ses premiers transistors GAA d’essai sur l’IIM-1, confirmant qu’ils présentaient les caractéristiques électriques attendues. C’était une étape technique importante, mais il demeure une grande différence entre produire des structures d’essai et réaliser pendant des mois la fabrication complète de processeurs avec une rentabilité économiquement viable.

La société devra finaliser son kit de conception, valider ses bibliothèques, réaliser des prototypes pour ses clients et démontrer que ses résultats peuvent être reproductibles d’une wafer à l’autre. Elle doit aussi s’assurer de la disponibilité des équipements, des matériaux, des masques et d’un personnel qualifié.

C’est pourquoi le lancement de la production en 2027 ne garantit pas que Rapidus disposera immédiatement de dizaines de milliers de wafers par mois. Les nouvelles usines débutent souvent avec des volumes modestes, qu’elles augmentent en corrigeant les défauts et en stabilisant les processus. On peut raisonnablement prévoir que l’impact commercial le plus significatif sera atteint en 2028, sous réserve des performances obtenues.

Le traitement individuel des wafers sera sa principale différenciation

Rapidus souhaite se distinguer en traitant chaque wafer séparément à chaque étape du front-end. Dans une usine classique, certaines opérations sont réalisées par lots, ce qui consiste à traiter plusieurs wafers simultanément pour optimiser le rendement et réduire le coût par unité.

L’approche japonaise consiste à traiter chaque wafer individuellement. Cela permet de recueillir des données plus précises, d’ajuster rapidement les paramètres et de réagir dès qu’une déviation apparaît. Rapidus espère utiliser ces informations pour automatiser la fabrication et réduire le délai depuis l’entrée d’un wafer jusqu’à la fin du processus.

Cette stratégie pourrait intéresser des entreprises développant des puces sur mesure en volumes modérés. Un concepteur d’accélérateurs IA, de processeurs pour la robotique, l’automobile ou les infrastructures réseau pourrait privilégier une livraison plus rapide plutôt qu’un prix minimal sur des productions massives.

Ce modèle s’éloigne quelque peu du business à grande échelle de TSMC, qui est réputé pour fabriquer de très gros volumes pour Apple, Nvidia, AMD, Qualcomm, tout en maintenant une extrême stabilité des processus.

Le traitement individuel comporte aussi une faiblesse : il peut réduire le taux d’utilisation des équipements. Un outil destiné à traiter une seule wafer à la fois nécessitera plus d’opérations pour atteindre le même volume qu’un appareil capable de traiter un lot. Le gain de temps et la flexibilité doivent compenser cette moindre efficience.

Rapidus affirme que l’automatisation et le contrôle en temps réel aideront à maîtriser le coût. La société veut détecter les anomalies durant la fabrication et ajuster les paramètres des wafers suivants sans attendre la fin d’un lot entier.

La faisabilité commerciale dépendra de sa capacité à fixer un prix autour de 20 000 dollars sans subir de pertes. Fabriquer en 2 nm nécessite des équipements EUV, des systèmes de dépôt et de gravure, de la métrologie, des matériaux ultrapurs, ainsi qu’une infrastructure énergivore en électricité et eau.

Le gouvernement japonais a approuvé plus de 2,35 billions de yen pour soutenir la R&D de Rapidus. La société a également obtenu des financements de Toyota, Sony, SoftBank, Denso, Kioxia, Canon et Fujitsu. Ce soutien public facilite une phase initiale difficile à financer par des revenus internes pour une startup.

Cette aide réduit la pression immédiate sur les finances, sans garantir un modèle d’affaires viable. Le Japon souhaite retrouver une capacité industrielle dans une activité stratégique, tandis que Rapidus doit convertir cette politique publique en commandes commerciales régulières.

L’écosystème sera aussi crucial que la technologie

TSMC ne domine pas la fabrication pour contrat uniquement grâce à ses excellentes installations. Sa plateforme Open Innovation rassemble outils de conception, bibliothèques de propriété intellectuelle, entreprises de design, services cloud, fabricants de substrats et technologies d’encapsulation avancée.

Un client peut y trouver des cœurs CPU, contrôleurs mémoire, interfaces PCIe, composants de sécurité et autres éléments certifiés pour un nœud spécifique. Réutiliser cette propriété intellectuelle prouveré réduit le temps de développement et limite le risque d’échec d’un produit coûteux à base d’erreurs d’intégration.

Rapidus devra offrir un environnement similaire, même si celui-ci sera initialement plus restreint. Son partenariat avec IBM lui fournit la base technologique pour ses transistors GAA, tandis que la collaboration avec imec apporte expertise sur les processus avancés. Cependant, transférer une technologie ne crée pas automatiquement une bibliothèque complète de propriété intellectuelle et d’outils.

Les plus de 60 clients potentiels avec lesquels la société affirme négocier témoignent de leur intérêt, mais une négociation ne signifie pas une commande ferme. Avant de lancer un processeur conséquent, chaque entreprise devra analyser le PDK, ses performances, ses bibliothèques, sa capacité d’encapsulation et ses garanties d’approvisionnement.

Rapidus pourrait saisir une opportunité auprès des sociétés qui ne parviennent pas à réserver assez de capacité chez TSMC ou souhaitent diversifier leur production hors de Taïwan. La proximité avec des clients japonais dans l’automobile, la robotique, les télécommunications ou l’électronique pourra également jouer en sa faveur.

La souveraineté technologique renforcera aussi son argument. Le Japon dépend de fournisseurs étrangers pour ses processeurs les plus avancés, ce qui représente un risque stratégique. Avoir une fonde nationale contribuerait à maintenir en partie le savoir-faire et la production stratégique dans le pays.

Mais la dimension géopolitique ne suffit pas à garantir des produits compétitifs. Les clients continueront de comparer performances, consommation, densité, coût par puce utile et ponctualité. Une usine subventionnée peut attirer des premiers designs mais doit également livrer des résultats pour rester compétitive.

Rapidus pense déjà à ses générations futures. La société envisage de développer un processus 1,4 nm plutôt que de se limiter au 2 nm, avec une mise en production prévue vers 2029, probablement dans une seconde usine à Chitose. Dans le même temps, TSMC a annoncé ses plans pour A14 en 2028 et A13 en 2029, ainsi que des évolutions de la plateforme 2 nm.

La compétition ne se résumera pas simplement à qui présente le plus petit chiffre : les noms 2 nm, 1,8 nm ou 1,4 nm sont des désignations générationnelles et ne décrivent pas une dimension précise. Chaque fabricant dispose de ses propres designs, bibliothèques et règles, rendant deux processus ayant des noms similaires potentiellement Très différents en densité et caractéristiques.

Rapidus possède une véritable opportunité de devenir une alternative crédible pour certains chips avancés. Son objectif de prix est compétitif, le traitement individuel peut réduire les délais, et le soutien du Japon est réel. La partie la plus difficile reste toutefois à réaliser : prouver qu’elle peut produire des milliers de wafers avec une excellence constante, alors que TSMC planifie déjà ses évolutions technologiques suivantes.

Questions fréquentes

Combien coûtera une wafer 2 nm de Rapidus ?
L’entreprise envisage un tarif compris entre 3 et 3,5 millions de yen, soit environ 18 500 à 21 600 dollars. Le prix final dépendra du client, du design, du volume et des services additionnels.

Serait-ce vraiment moins cher que TSMC ?
Rapidus souhaite égaler ou dépasser légèrement TSMC sur les prix. Certaines estimations placeraient une wafer N2 de TSMC à environ 30 000 dollars, mais d’autres sources assimilent ses coûts à la fourchette proposée par Rapidus. TSMC ne publie pas ses tarifs officiels.

Quand Rapidus commencera-t-il à produire des puces commerciales ?
Son objectif est de démarrer la production en volume dans la seconde moitié de 2027. La montée en charge sera probablement progressive.

Quels avantages offre le traitement individuel des wafers ?
Il permet un contrôle et des ajustements précis pour chaque unité, une collecte de données accrue, et la réduction potentielle des cycles de fabrication. En échange, il peut moins optimiser certains équipements par rapport au traitement batch.

source : japan times