Au sommet de la chaîne IA, on parle volontiers de GPU, de centres de données et de mégawatts. La pièce que peu de gens regardaient jusqu’ici, la mémoire, vient pourtant de prendre la première place dans les résultats trimestriels de Micron. Et ce que le fabricant américain annonce ne ressemble pas à un pic conjoncturel : la demande de DRAM, de NAND et de HBM pour l’IA en serait, selon son CEO Sanjay Mehrotra, « aux premiers innings ».
Autrement dit, le marché de la mémoire n’est pas en haut de cycle. Il est en train d’en changer la définition. Avec un chiffre d’affaires presque triplé sur un an et une marge brute hors GAAP qui passe de 37,9 % à 74,9 %, Micron pose un constat dérangeant pour les acheteurs cloud, les OEM PC et les fabricants de smartphones : il manque déjà des bits, et il en manquera plus.
Un trimestre record qui n’est pas un sommet
Au deuxième trimestre fiscal 2026 clos le 26 février, Micron affiche 23,86 milliards de dollars de chiffre d’affaires, contre 13,64 milliards au trimestre précédent et 8,05 milliards un an plus tôt. Le bénéfice net GAAP atteint 13,79 milliards, soit 12,07 dollars par action diluée. Hors GAAP, l’EPS grimpe à 12,20 dollars. Le flux de trésorerie opérationnel s’établit à 11,9 milliards, le free cash flow ajusté à 6,9 milliards.
| Mesure financière | T2 2026 | T2 2025 |
|---|---|---|
| Chiffre d’affaires | 23,86 Md $ | 8,05 Md $ |
| Bénéfice net GAAP | 13,79 Md $ | 1,58 Md $ |
| EPS dilué GAAP | 12,07 $ | 1,41 $ |
| Marge brute hors GAAP | 74,9 % | 37,9 % |
| Cash-flow opérationnel | 11,9 Md $ | 3,94 Md $ |
| FCF ajusté | 6,9 Md $ | 0,86 Md $ |
Les quatre divisions tirent dans le même sens : Cloud Memory à 7,75 milliards, Core Data Center à 5,69 milliards, Mobile et Client à 7,71 milliards, Automotive et Embedded à 2,71 milliards. La dynamique vient surtout du data center, où la mémoire devient un goulet aussi serré que l’accès aux accélérateurs eux-mêmes.
Pour le troisième trimestre fiscal, Micron guide à 33,5 milliards de dollars de revenus, avec une marge brute proche de 81 % et un EPS hors GAAP autour de 19,15 dollars (±0,40). C’est ce chiffre, plus que le trimestre passé, qui dit quelque chose de neuf : le fabricant ne voit pas le pic, il voit la pente continuer.
L’IA fait passer la mémoire dans la catégorie « stratégique »
Le marché de la mémoire a longtemps été l’un des plus cycliques du tech : prix qui s’effondrent quand l’offre déborde, marges qui s’envolent quand elle manque. La nouveauté, c’est que l’IA modifie la nature même de la demande, pas seulement son volume. Micron estime que les besoins en DRAM et NAND pour data centers, dopés par l’IA, dépasseront pour la première fois 50 % du marché total adressable en bits dès 2026. Et le fabricant indique que la demande des serveurs classiques comme celle des serveurs IA est déjà bridée par l’offre disponible.
La logique technique est simple. Entraîner un modèle, c’est déplacer des téraoctets de données entre l’accélérateur et sa mémoire à très haute fréquence. La HBM (High Bandwidth Memory), empilée tout près du GPU, est devenue l’élément qui décide à quelle vitesse une plateforme peut absorber un dataset ou répondre à un prompt. Elle coûte cher, elle est complexe à fabriquer, et elle mobilise une capacité industrielle qui aurait pu produire de la DRAM standard.
Le piège va plus loin que la HBM. L’inférence en continu, celle qui sert les utilisateurs, génère du code, analyse des documents ou orchestre des agents IA, mange de plus en plus de mémoire. Plus les contextes s’allongent, plus le cache KV gonfle, plus les bases vectorielles enflent, plus la pression sur la DRAM, la LPDDR et les SSD data center grimpe. C’est ce que le coût caché de chaque prompt traduit côté infrastructure : du silicium qui tourne, et de la mémoire qui le nourrit.
Micron parle d’« architectures optimisées pour la rentabilité par token ». Derrière le vocabulaire de finance, l’idée est concrète : ce n’est plus l’entraînement occasionnel d’un modèle géant qui dimensionne le data center, c’est sa mise en production face à des millions de requêtes simultanées, avec des chaînes d’agents qui multiplient les passes par utilisateur.
HBM4, LPDDR et NAND : le triangle de la mémoire IA
La feuille produits de Micron donne la direction du marché. La société expédie déjà en volume de la HBM4 36 Go en 12 couches, conçue pour la plateforme NVIDIA Vera Rubin. Elle a aussi qualifié un produit HBM4 16 couches à 48 Go par cube, soit 33 % de capacité supplémentaire par stack. Le cap suivant s’appelle HBM4E, prévu en production de masse en 2027, sur le procédé maison 1γ.
Ces gains comptent autant pour les futurs GPU IA que pour les chaînes de fabrication elles-mêmes : produire des stacks plus hauts demande plus d’étapes, donc plus de capacité de lithographie EUV avancée, à un moment où ASML voit déjà ses propres carnets saturés par les commandes High-NA.
Côté DRAM data center à basse consommation, Micron a échantillonné un module SOCAMM2 de 256 Go basé sur LPDDR, capable d’atteindre 2 To par CPU. L’argument n’est plus la fréquence brute, c’est le watt par bit déplacé, à un moment où l’énergie et le refroidissement dictent ce qu’on peut empiler dans un rack.
La NAND, qu’on associait surtout aux SSD grand public, devient à son tour un actif IA. Bases vectorielles, SSD haute capacité en couches « cold » et « warm », cache KV persistant : la demande dans les data centers a doublé séquentiellement au T2, et Micron prévient que sa propre offre restera en dessous des besoins pour plusieurs trimestres.
| Technologie | Rôle dans l’IA |
|---|---|
| HBM / HBM4 / HBM4E | Bande passante extrême pour GPU et accélérateurs |
| DRAM DDR | Serveurs CPU et charges IA complémentaires |
| LPDDR / SOCAMM | Mémoire serveur basse consommation, jusqu’à 2 To par CPU |
| NAND data center | Bases vectorielles, SSD en couches, cache KV |
Pourquoi la pénurie va durer plus longtemps que prévu
Le message Micron contient une nuance importante : on n’augmente pas une fab du jour au lendemain. Construire un bâtiment, l’équiper en lithographie, qualifier un procédé et atteindre un yield correct prend des années. Le fabricant prévoit que la demande en bits DRAM et NAND restera supérieure à l’offre en 2026, et que cette tension se prolongera au-delà.
D’où une fuite en avant côté capex : plus de 25 milliards de dollars d’investissements en 2026, avec une nouvelle hausse en 2027 fléchée vers HBM et DRAM. Au menu, une expansion en Idaho et à New York, l’acquisition du site de Tongluo à Taïwan, des extensions au Japon et une nouvelle usine NAND à Singapour, dont les premiers wafers ne sont pas attendus avant la seconde moitié de 2028.
Le calendrier dit l’essentiel : même si tous les concurrents accéléraient en parallèle, l’offre supplémentaire arriverait par paliers, pas en flux continu. Et la HBM impose un « ratio d’échange » défavorable, parce qu’elle consomme plus de capacité de fab par bit utile que de la DRAM classique. Privilégier la HBM pour ses marges, c’est laisser les autres segments en retrait.
PC et mobiles, victimes collatérales du boom IA
Cette tension est déjà perceptible loin des data centers. Micron prévient que les restrictions d’allocation sur la DRAM et la NAND pourraient peser sur les volumes de PC et de smartphones en 2026, avec une baisse à deux chiffres possible. Dans le même temps, l’IA embarquée pousse les configurations vers le haut : 32 Go de RAM commencent à devenir la norme pour qui fait tourner des modèles localement, là où 16 Go suffisaient encore en 2024.
Pour les fabricants de PC et de mobiles, la séquence est inconfortable : prix de la mémoire en hausse, exigences clients en hausse, marges sur l’unité finie sous pression. Pour les acheteurs, ça se traduit par moins de baisses de prix sur les configurations milieu de gamme, et par un prix au giga qui résiste mieux que prévu en 2026.
Cycle de plus, ou changement de fond ?
La vraie question, derrière ce trimestre exceptionnel, c’est de savoir si on assiste à une nouvelle vague cyclique du marché mémoire ou à un changement structurel. Micron défend la seconde lecture, sans renier la cyclicité du secteur. L’argument tient en trois piliers concrets : data centers IA, inférence en continu et IA embarquée (smartphones, PC, robotique, automobile) tirent simultanément la consommation mémoire vers le haut.
Le scénario tient, à condition de rester lucide. Le marché mémoire reste vulnérable à l’investissement excessif, aux corrections d’inventaire et aux chocs macro. Si les hyperscalers ralentissaient leurs commandes, si les modèles devenaient nettement plus économes en VRAM, ou si l’offre arrivait trop vite sur un segment précis, le cycle pourrait se retourner. La différence par rapport aux pics passés, c’est que la demande ne dépend plus uniquement des smartphones et des PC, mais d’une infrastructure mondiale en construction.
Pour les hyperscalers et fabricants de modèles, la conclusion est lapidaire : la disponibilité mémoire pèsera autant que l’accès aux GPU dans la planification 2026-2028. Pour les data centers, ça ajoute une contrainte de plus à un budget énergie déjà tendu. Et ça n’est pas sans rappeler l’autre mur que rencontre l’industrie semi : le passage aux chips en dessous de 1 nm avant 2034 sera lui aussi conditionné par la capacité industrielle, pas par l’enthousiasme des acheteurs.
Les chiffres de Micron racontent un trimestre exceptionnel. Le message qui les accompagne va plus loin : si l’inférence et les agents IA continuent à croître au rythme annoncé, la prochaine question stratégique des DSI ne sera pas seulement « combien de GPU peut-on commander », mais « quelle quantité de mémoire rapide peut-on garantir, à quel prix et à quel horizon de livraison ».
Questions fréquentes
Pourquoi l’IA consomme-t-elle autant de mémoire ?
Parce qu’entraîner et servir un modèle revient à déplacer en permanence d’énormes volumes de données entre l’accélérateur et la mémoire. Plus les modèles grossissent et plus les contextes s’allongent, plus la pression monte sur la HBM, la DRAM et le stockage rapide.
Qu’est-ce que la HBM et pourquoi est-elle centrale dans l’IA ?
La HBM (High Bandwidth Memory) est une mémoire empilée placée juste à côté de l’accélérateur. Elle alimente la puce avec une bande passante très élevée et conditionne la vitesse à laquelle un GPU IA peut entraîner ou servir un modèle.
Quels chiffres clés Micron a-t-il publiés au T2 2026 ?
Un chiffre d’affaires de 23,86 milliards de dollars, un bénéfice net GAAP de 13,79 milliards et un cash-flow opérationnel de 11,9 milliards, avec une marge brute hors GAAP de 74,9 %. Pour le T3, le fabricant guide autour de 33,5 milliards.
La pénurie de mémoire va-t-elle toucher les PC et smartphones ?
Oui. Micron prévoit en 2026 un possible recul à deux chiffres des volumes PC et smartphones, lié à l’allocation prioritaire vers le data center. Dans le même temps, l’IA embarquée pousse à monter en RAM par appareil.
Combien Micron investit-il pour répondre à la demande ?
Plus de 25 milliards de dollars de capex en 2026, avec une nouvelle hausse en 2027. Les projets incluent l’Idaho, New York, l’acquisition du site de Tongluo à Taïwan, des extensions au Japon et une usine NAND à Singapour, dont les premiers wafers sont attendus pour 2028.
HBM4 et HBM4E : quand passe-t-on à la génération suivante ?
Micron expédie déjà en volume de la HBM4 12 couches à 36 Go pour la plateforme NVIDIA Vera Rubin, et a échantillonné une version 16 couches à 48 Go par stack. La HBM4E, prévue en production de masse en 2027, exploitera le procédé maison 1γ.
