La course à l’intelligence artificielle bouleverse le paysage du pouvoir dans l’industrie des semi-conducteurs. Pendant des années, la conversation s’est concentrée presque exclusivement sur les nœuds avancés, les usines de tranchage de wafers et la capacité des entreprises telles que TSMC, Samsung ou Intel à produire des circuits en silicium de plus en plus denses. Bien que ce goulet d’étranglement demeure crucial, il ne suffit plus à lui seul à déterminer qui peut livrer des accélérateurs IA dans les délais requis.

Le nouveau point de tension se situe plus bas dans la chaîne de production : dans le conditionnement avancé, la mémoire HBM, les substrats ABF, les tests thermiques, l’assemblage et l’intégration finale. En somme, dans tout ce qui transforme un ensemble de puces, de mémoire et de matériaux en un accélérateur fonctionnel pouvant être installé dans un serveur d’IA.

C’est ici qu’interviennent les OSAT, acronyme de outsourced semiconductor assembly and test, des entreprises spécialisées dans l’assemblage et les tests de semi-conducteurs. Leur rôle est passé d’une fonction peu visible à une étape stratégique. Selon DIGITIMES, la demande cloud d’IA comble les commandes de packaging jusqu’en 2027, donnant aux OSAT davantage de capacité pour défendre leurs prix dans un marché qui était auparavant plus cyclique.

Le goulet d’étranglement migre du wafer vers l’emballage

La raison est d’ordre technique et économique. Les accélérateurs IA modernes ne sont plus de simples circuits monolithiques. Ils intègrent des chiplets, plusieurs dies de calcul, des stacks HBM, des interposers, des substrats multi-couches et des systèmes de dissipation de plus en plus sophistiqués. La fabrication du die reste complexe, mais le vrai défi réside dans l’assemblage de ces composants en assurant performance, bande passante, efficacité énergétique et fiabilité.

Santiago & Company résume cela de manière claire : l’avantage en calcul IA ne se gagne plus seulement dans l’usine de wafers, mais dans l’infrastructure industrielle qui convertit le silicium en systèmes déployables. Leur analyse indique que le goulet d’étranglement a glissé vers la « pile d’intégration physique » : emballage avancé, HBM, substrats ABF, capacités de test et refroidissement.

Le fait le plus frappant illustrant ce changement est que les principaux concepteurs de puces IA auraient concentré environ 90 % de l’approvisionnement mondial en CoWoS et HBM en 2025, tout en ne représentant qu’environ 12 % de la production de dies logiques avancés. En d’autres termes : le silicium n’est pas forcément l’élément limitant principal. La capacité à l’assembler avec de la mémoire à haute bande passante et à en faire un système fonctionne comme un véritable frein.

C’est pourquoi les OSAT gagnent en pouvoir. Si les commandes sont réservées longtemps à l’avance et que la capacité disponible ne peut être augmentée du jour au lendemain, celui qui détient des lignes d’assemblage, de test et d’intégration en technologies avancées peut mieux négocier. Ils ne vendent plus seulement un « service back-end », mais un accès à une capacité rare.

CoWoS, HBM et ABF : les acronymes qui expliquent le blocage

La pression ne vient pas d’une seule technologie. TSMC a positionné CoWoS comme l’une des plateformes majeures pour les grands accélérateurs d’IA. Selon l’analyse de Santiago & Company, TSMC prévoit une capacité interne de CoWoS de 127 000 wafers par mois d’ici fin 2026, tandis que des fournisseurs indépendants comme ASE Technology pourraient ajouter environ 40 000 wafers supplémentaires par mois.

Le problème, c’est qu’une grande partie de cette capacité serait déjà engagée. La même étude indique que NVIDIA aurait réservé plus de la moitié de la capacité prévue de CoWoS de TSMC pour 2026-2027, avec une estimation de 800 000 à 850 000 wafers pour soutenir ses déploiements Blackwell Ultra et Rubin. Si cette hypothèse est correcte, les développeurs d’ASIC, les cloud plus modestes et d’autres clients se disputent l’espace restant.

La mémoire HBM ajoute une couche supplémentaire de tension. Les accélérateurs IA doivent rapprocher mémoire et calcul pour éviter que les performances soient limitées par la bande passante. Cela oblige à intégrer plusieurs stacks HBM à côté du die logique dans des paquets de plus en plus volumineux. IDTechEx indique que les systèmes IA et HPC nécessitent davantage de dies de calcul, de dies d’E/S et de stacks HBM dans un même paquet, ce qui pousse vers des plateformes 2.5D et 3D de plus grande taille.

Les substrats ABF sont un autre goulot d’étranglement moins connu. Un accélérateur avancé peut consommer jusqu’à dix fois plus de matériel ABF qu’un processeur standard de PC, et les substrats multi-couches peuvent représenter entre 30 % et 40 % du coût des matériaux du package dans les configurations complexes, selon l’analyse citée par Santiago & Company. De plus, la chaîne est très concentrée : Unimicron, Ibiden et Shinko Electric contrôlent environ 75 % du marché mondial de ces substrats.

Le résultat est une chaîne où un défaut dans une pièce suffit à retarder tout le système. Il ne sert à rien d’avoir des GPU conçues si HBM manque. Il ne sert à rien d’avoir HBM si le conditionnement n’est pas prêt. Il ne sert à rien d’assembler si le substrat n’arrive pas. Et il n’est pas possible de tester si la capacité de test et de validation n’est pas disponible.

Plus de capacité, mais pas à temps pour tous

L’industrie investit massivement. TSMC, les OSAT, les fournisseurs de mémoire et les fabricants de substrats élargissent leurs capacités. Mais les nouvelles lignes ne se déploient pas en quelques semaines. Pour les substrats, les extensions peuvent prendre entre 18 et 24 mois, en raison des contraintes liées aux équipements et aux salles blanches. Dans le domaine du conditionnement avancé, les expansions requièrent également des équipements, des processus matures, du personnel, des matériaux et un rendement suffisant.

IDTechEx prévoit que le conditionnement avancé pour HPC connaîtra une croissance annuelle composée d’environ 30 % entre 2026 et 2037. La consultante mentionne également une augmentation de la taille des paquets, une adoption accrue du 2.5D et 3D, un intérêt pour le packaging au niveau du panneau, les interposers en verre, les substrats en verre, le bonding hybride et l’intégration co-packagée. La direction est claire : le packaging cesse d’être une étape finale pour devenir une plateforme d’innovation.

Cela explique le pouvoir de négociation accru des OSAT. Si la demande en IA remplit la capacité jusqu’en 2027, le marché change de nature : il ne s’agit plus d’achats tactiques. Les clients ne peuvent attendre le dernier trimestre pour réserver leur capacité. Ils doivent réserver en avance, s’engager sur des volumes, accepter des conditions plus strictes et, dans certains cas, cofinancer la capacité.

TrendForce anticipe qu’en 2027, la pénurie sévère en packaging 2.5D pourrait s’atténuer légèrement, notamment grâce à l’afflux de commandes et à l’expansion de CoWoS par TSMC. « S’atténuer légèrement » ne signifie pas une normalisation complète. Cela signifie simplement qu’une marge d’air supplémentaire pourrait apparaître dans une chaîne qui restera sous pression si la demande IA continue de croître.

Le risque du yield : quand une défaillance entraîne tout le paquet

Le conditionnement avancé comporte un défi supplémentaire : le yield devient multiplicatif. Dans un circuit monolithique, un défaut affecte un seul die. Dans un paquet hétérogène intégrant logique, HBM, interposer et substrat, une défaillance dans une seule pièce peut rendre tout l’ensemble inutilisable. Si une ligne de production initiale fonctionne avec un faible rendement, le coût réel par unité fonctionnelle s’envole.

Santiago & Company donne un exemple précis : pour un système type Blackwell de 40 000 dollars, une ligne de conditionnement avec un yield de 60 % augmenterait le coût effectif par unité fonctionnelle jusqu’à environ 66 600 dollars. Ce calcul illustre pourquoi le test, le pré-dépistage des dies « bons » et le burn-in thermique de plusieurs jours ne sont pas des étapes secondaires. Ce sont eux qui déterminent combien d’accélérateurs finissent réellement prêts à être déployés.

Pour les acheteurs de matériel, cela modifie la façon de commander. Il ne suffit plus de demander des puces ; il faut garantir la capacité d’intégration, obtenir une visibilité sur les fournisseurs de second et troisième rangs, réserver des tests, partager le risque de rebuts et prévoir des clauses pour ne pas laisser tout le coût du yield au seul intégrateur final.

Impact sur les centres de données et le cloud

L’impact sur le marché du cloud est direct. Si le conditionnement devient plus coûteux et que la capacité doit être réservée plusieurs années à l’avance, les accélérateurs IA prennent plus de temps pour arriver, coûtent plus cher et se concentrent dans moins d’acteurs. Les hyperscalers disposant de ressources financières importantes peuvent réserver plus tôt. Les fournisseurs plus petits, les fabricants d’ASIC maison ou les entreprises cherchant à déployer une infrastructure IA hors circuit principal se trouvent en position plus défavorable.

Cela peut également influencer les prix des services cloud, la location de GPU, la disponibilité des clusters et le calendrier des déploiements. Le coût de l’IA dépend bien plus du circuit physique qui la rend possible que du seul prix de la GPU. La chaîne de fabrication — packaging, mémoire, substrats, tests, refroidissement, énergie et permissions pour les centres de données — intervient dans la détermination du coût global.

L’industrie des semi-conducteurs entre ainsi dans une phase moins visible, mais plus déterminante. Pendant des années, nous avons regardé le nœud : 7 nm, 5 nm, 3 nm, 2 nm. Maintenant, il faut regarder l’emballage. Combien de HBM intègre-t-on ? Quel interposer utilise-t-on ? Quel substrat est nécessaire ? Quel rendement obtient-on ? Où se font les tests ? Qui a réservé la capacité ? Quel OSAT peut le réaliser ?

L’IA ne stimule pas seulement la demande de GPU. Elle réorganise l’économie des semi-conducteurs. Et dans cette nouvelle économie, le back-end cesse d’être la dernière étape de la chaîne pour devenir l’un de ses points de contrôle majeurs.

Questions fréquemment posées

Qu’est-ce qu’un OSAT ?
Une entreprise spécialisée dans l’assemblage et le test de semi-conducteurs. Elle intervient après la fabrication du die, en assemblant, empaquetant et validant les puces avant leur utilisation finale.

Pourquoi l’IA donne-t-elle du pouvoir de négociation aux OSAT ?
Parce que les accélérateurs IA nécessitent un emballage avancé, de la mémoire HBM, des substrats complexes et des tests exigeants. Si cette capacité est saturée jusqu’en 2027, les fournisseurs peuvent mieux négocier leurs prix et conditions.

Qu’est-ce que CoWoS ?
CoWoS est une technologie d’emballage avancée de TSMC permettant d’intégrer des circuits logiques et de la mémoire HBM dans des modules hautes performances, très utilisés dans les accélérateurs IA.

Pourquoi les substrats ABF sont-ils importants ?
Parce qu’ils relient l’emballage avancé à la carte mère du système et facilitent la routage sur des designs complexes. Pour les grands accélérateurs IA, ils consomment beaucoup plus de matériau et peuvent devenir un véritable goulot d’étranglement.

La pénurie sera-t-elle résolue en 2027 ?
Elle pourrait se résorber partiellement si de nouvelles capacités entrent en service, mais ne disparaîtra pas forcément complètement. La demande d’IA, l’agrandissement des paquets et la nécessité de HBM continueront de peser sur la chaîne