
Intel et ASML progressent en EUV High NA : l’EXE:5200B dépasse des tests clés et l’industrie envisage déjà des transistors avec des matériaux 2D
La course à la réduction de la taille des transistors — et, par conséquent, à l’amélioration des performances et de l’efficacité des puces destinées aux centres de données, à l’informatique haute performance et aux charges de travail en intelligence artificielle — se joue désormais sur deux fronts simultanément : laminage plus précis et nouvelles architectures/matériaux permettant de poursuivre la miniaturisation lorsque le silicium frise ses limites physiques. Dans cette double approche s’inscrit la dernière étape franchie par Intel Foundry, qui a annoncé des avancées dans deux projets distincts mais liés par un même objectif : convertir l’innovation en laboratoire en processus manufacturables. D’un côté, l’entreprise a atteint, en collaboration avec ASML, la phase de acceptance testing du TWINSCAN EXE:5200B, l’un




