Auteur : Maria Lafaye D.

L'Inde doublera son marché de semiconducteurs d'ici 2030 et se consolide comme un hub mondial de talents

L’Inde approuve 13,3 milliards pour accélérer son industrie des puces

Le gouvernement indien a approuvé Semicon 2.0, un programme doté de 1 275 milliards de roupies, soit environ 13,3 milliards de dollars, destiné à attirer de nouvelles usines de semi-conducteurs, soutenir la conception de puces et développer la chaîne d’approvisionnement locale en machines, matériaux et produits chimiques. Cette initiative étend le plan lancé en 2021 et vise à réduire la dépendance aux importations. Les enjeux de Semicon 2.0 en 20 secondes L’Inde investira environ 13,3 milliards de dollars dans sa seconde stratégie pour les semi-conducteurs. Le programme financera la conception, la fabrication, l’emballage, les matériaux, la R&D et la formation. Semicon 1.0 a permis l’approbation de 12 usines et de 24 projets de conception. Le défi restant est de passer

Starlink V5 face à V4 et Amazon Leo : moins de consommation, même vitesse

Starlink a commencé à distribuer sa nouvelle antenne résidentielle V5, un terminal qui réduit de 62 % son poids et près de la moitié de sa surface frontale par rapport à la génération précédente. Cette mise à jour ne vise pas à augmenter la vitesse maximale, qui baisse légèrement de plus de 400 Mbps à plus de 375 Mbps, mais plutôt à réduire la consommation électrique, à simplifier l’installation et à préparer un kit domestique plus facile à transporter. Les clés de la Starlink V5 en 20 secondes L’antenne pèse 1,1 kg, contre 2,9 kg pour la V4. Sa consommation diminue de 75-100 W à 35-50 W. La vitesse maximale annoncée passe de plus de 400 Mbps à plus de

NVIDIA étend ses partenariats en IA en Inde pour accélérer les « usines d'IA » dans le cadre de la mission nationale de 1 milliard de dollars

Jensen Huang retourne au Japon pour se souvenir comment Sega a sauvé Nvidia

Jensen Huang prévoit de participer le 15 juillet à un événement organisé à Akihabara pour commémorer les 30 ans de partenariat entre Nvidia et Sega. La visite intervient après que certains médias asiatiques aient interprété son récent passage à Taïwan et en Corée du Sud, sans escale équivalente au Japon, comme un signe que le pays perdait du terrain dans la course à l’intelligence artificielle. Ce rendez-vous comporte une dimension commerciale, avec la présentation au Japon de la plateforme RTX Spark, mais il met également en lumière l’un des épisodes moins connus de l’histoire de Nvidia. Trois décennies avant de devenir le principal fournisseur d’accélérateurs pour l’IA, l’entreprise a frôlé la faillite après une erreur avec sa première architecture graphique.

Samsung cherche un soutien externe pour la puce I/O du prochain TPU de Google

Samsung Foundry envisagerait de commander à une entreprise coréenne une partie du design physique du futur accélérateur d’intelligence artificielle de Google, connu en interne sous le nom de Icefish. Cette démarche permettrait d’adapter ce composant aux fabrications de Samsung, tandis que TSMC se chargerait du principal chiplet de calcul, bien que aucune des deux sociétés n’ait encore confirmé la répartition définitive. Les clés du prochain TPU de Google en 20 secondes Google envisagerait de diviser Icefish entre plusieurs fabricants et partenaires en conception. TSMC produirait le chiplet principal responsable du calcul en intelligence artificielle. Samsung assumerait un composant d’entrée, de sortie et de connexion avec la mémoire. Plusieurs entreprises sud-coréennes pourraient être sollicitées pour le design physique confié à Samsung.

UltraRAM : la mémoire qui promet de combiner stockage et RAM en une seule puce

V-Die et MOSAIC mettent la mémoire IA de côté pour réduire la chaleur

Deux équipes de recherche, l’une sud-coréenne et l’autre japonaise, ont présenté de nouvelles approches pour intégrer la mémoire dans les accélérateurs d’intelligence artificielle. Leurs propositions, nommées V-Die et MOSAIC, repositionnent les puces mémoire DRAM de façon verticale, appuyées sur l’un de leurs bords, contrairement à leur disposition horizontale typique dans la mémoire à haute bande passante ou HBM. Les points clés de V-Die et MOSAIC en 20 secondes Les deux projets placent les puces DRAM de côté pour augmenter la capacité et améliorer la dissipation thermique. V-Die combine des connexions inférieures avec un refroidissement liquide entre les puces. MOSAIC transmet des données par couplage inductif sans contact physique. Ces travaux sont encore en phase expérimentale et doivent prouver leur coût,

La Chine accélère dans le GaN tandis que le SiC subit une guerre des prix

Intel pourrait fabriquer jusqu’à 90 % des puces Nova Lake avec son procédé 18A

Intel envisagerait d’apporter une évolution majeure dans la fabrication de Nova Lake, sa prochaine génération de processeurs pour ordinateurs portables et de bureau. Selon des estimations attribuées à KeyBanc, la société pourrait produire en interne entre 80 % et 90 % des tiles de calcul via l’Intel 18A, réduisant considérablement la part initialement réservée à TSMC. Cette démarche, encore non confirmée par Intel, ne signifie pas que 90 % de tous les composants de Nova Lake seront fabriqués en propre. Le pourcentage concerne le bloc intégrant les cœurs CPU, alors que d’autres éléments du processeur modulaire pourraient continuer à être produits par des fabricants externes. Les chiffres de rendement et de capacité avancés par les analystes restent également à vérifier.