TSMC et une équipe de chercheurs de l’Université nationale Yang Ming Chiao Tung (NYCU) à Taïwan ont mis au point une nouvelle technique pour fabriquer des transistors à base de disulfure de molybdène (MoS₂) monocouche. Ce matériau, parmi ceux étudiés par l’industrie pour continuer à réduire la taille des transistors alors que le silicium conventionnel approche de ses limites physiques, représente une avancée significative. Bien que cette découverte ne signifie pas que TSMC possède déjà un procédé commercial pour des nœuds inférieurs à 1 nanomètre, elle résout un des principaux obstacles pour l’utilisation des semi-conducteurs bidimensionnels dans les futurs chips.

Les points clés des futurs transistors de TSMC en 20 secondes

• TSMC et NYCU ont fabriqué des transistors utilisant MoS₂ d’une seule couche comme canal.
• Les chercheurs introduisent une couche intermédiaire d’oxyde d’aluminium d’environ 0,42 nanomètres.
• Cette interface facilite l’intégration ultérieure du diélectrique d’oxyde de hafnium et réduit la dispersion des électrons.
• Il s’agit d’un travail expérimental, encore loin d’une application commerciale à grande échelle.

Publié le 31 juillet 2026 dans Nature Electronics, cette étude aborde une difficulté croissante pour l’industrie des semi-conducteurs : continuer à réduire les dimensions physiques des transistors tout en conservant un bon contrôle de la conduction, une consommation modérée et des procédés de fabrication pouvant être appliqués sur de grandes plaques de silicium.

Pourquoi le silicium commence à nécessiter des matériaux différents

Depuis des décennies, l’industrie a réussi à augmenter la densité de transistors sur une puce en réduisant leurs tailles et en modifiant leur architecture peu à peu.

Les transistors plans ont été remplacés par des FinFET, où le canal adopte une forme tridimensionnelle semblable à une nageoire. Plus récemment, sont apparus les Gate-All-Around FET (GAAFET), dont la porte entoure encore davantage le canal pour améliorer le contrôle électrostatique.

Le problème survient lorsque l’on cherche à réduire encore le gradient de l’épaisseur de ce canal.

À des dimensions extrêmes, maintenir un canal semiconducteur suffisamment fin devient complexe. Des fuites accrues, une résistance augmentée et des difficultés pour que la porte contrôle efficacement la conduction des électrons apparaissent.

C’est ici que font leur apparition ce que l’on appelle les matériaux bidimensionnels.

Le disulfure de molybdène peut former des couches d’environ 0,7 nanomètres d’épaisseur, soit presque le nombre d’atomes d’épaisseur. Contrairement à une mince lamelle de silice, il conserve des propriétés semiconductrices intéressantes même lorsqu’on le réduit à une seule couche.

Cela en fait un des candidats les plus étudiés pour les transistors de génération suivante après les GAAFET.

Mais avoir un canal ultra-mince ne règle qu’une partie du problème.

Une couche de 0,42 nanomètres fait toute la différence

Pour contrôler le courant passant dans un transistor, existe une porte ou gate, séparée du canal par une couche isolante appelée dieléctrico de la porte.

Cette couche doit être extrêmement fine pour que le champ électrique puisse contrôler efficacement le canal, tout en empêchant la conduction directe entre la porte et le canal.

Les matériaux à haute permittivité ou high-κ, comme l’oxyde de hafnium (HfO₂), sont employés depuis plusieurs années pour atteindre cet équilibre.

Le problème est que déposer directement ce type de diélectrique sur le MoS₂ s’avère difficile. La surface d’un matériau bidimensionnel manque des liens chimiques nécessaires à une croissance uniforme du dépôt.

La solution proposée par les chercheurs consiste à modifier cette interface en premier lieu.

Ils ont déposé une couche extrêmement mince d’aluminium épitaxial sur le MoS₂, puis l’ont oxydée pour obtenir environ 0,42 nanomètres d’Al₂O₃, oxyde d’aluminium. Sur cette surface, ils ont ensuite appliqué le diélectrique high-κ d’oxyde de hafnium.

Ce procédé crée une sorte de pont atomique entre le semi-conducteur bidimensionnel et le diélectrique supérieur.

Cette couche remplit deux fonctions : fournir une surface plus adaptée pour la croissance du HfO₂ et réduire les interactions qui provoquent la dispersion des électrons dans le canal.

C’est précisément cette seconde propriété qui revêt une importance cruciale.

Dans un transistor ultra-petit, il ne suffit pas qu’il fonctionne. Les électrons doivent traverser le canal avec une résistance et une dispersion minimales pour assurer des performances optimales avec une consommation modérée.

Le transistor a atteint une transconductance élevée

Les chercheurs ont fabriqué des transistors à porte supérieure utilisant une monocouche de MoS₂ obtenue par dépôt chimique en phase vapeur (CVD).

Sur des dispositifs avec un canal d’environ 100 nanomètres, la transconductance maximale s’élève à près de 0,45 mS/µm, avec une faible fuite de courant et peu d’hystérésis.

La transconductance, de manière simplifiée, indique de combien la conduction du transistor peut augmenter ou diminuer quand on modifie la tension appliquée à la porte. Un chiffre élevé traduit une excellente maîtrise du canal par la porte.

Ce travail est particulièrement intéressant car il démontre cette performance dans une structure extrêmement fine.

Les auteurs estiment que l’ingénierie de l’interface pourrait permettre de combiner un diélectrique à très faible épaisseur avec une forte mobilité des porteurs, deux objectifs souvent conflictuels dans les transistors bidimensionnels.

Attention : cela ne signifie pas que TSMC fabriquera demain des chips de 0,7 nm

Il est important de distinguer les dimensions physiques utilisées lors de la recherche des noms commerciaux des futurs nœuds technologiques.

Le fait d’utiliser un canal en MoS₂ d’environ 0,7 nanomètres d’épaisseur ou une interface Al₂O₃ de 0,42 nm ne correspond pas à la fabrication d’un processeur « nœud de 0,7 nm ».

Les termes actuels tels que 3 nm ou 2 nm ne désignent pas une seule dimension physique, mais regroupent plusieurs améliorations en densité, performances, consommation et procédés de fabrication.

Le travail de TSMC et NYCU doit donc être considéré comme une étape de recherche sur des technologies potentielles pour la génération suivante, lorsque les architectures actuelles accuseront des limites pour continuer à évoluer.

Il ne s’agit pas encore de produire des milliards de ces dispositifs avec le rendement, la précision et les coûts commerciaux requis.

Ce saut qualitatif est généralement beaucoup plus complexe que la simple démonstration d’un seul transistor ou d’une petite matrice en laboratoire.

Les matériaux 2D commencent à s’intégrer dans la fabrication industrielle

Ce qui est encourageant, c’est que cette recherche ne se fait pas isolément.

En 2026, TSMC a également collaboré avec imec et ASML sur des démarches d’intégration sur plaques de 300 millimètres pour des transistors à base de matériaux 2D, incluant MoS₂, WS₂ et WSe₂. Selon TrendForce, ces études ont montré des appareils avec un contacted poly pitch de 50 nm, utilisant des procédés conçus pour une fabrication compatible avec des installations industrielles.

Intel et imec explorent également des architectures similaires.

Cela ne garantit pas que les matériaux bidimensionnels remplaceront le silicium. L’industrie possède d’autres options pour continuer à augmenter la densité, telles que de nouvelles structures GAAFET, des transistors empilés, l’intégration 3D, de nouvelles techniques d’alimentation ou des emballages avancés.

Mais le MoS₂ offre une caractéristique particulièrement difficile à obtenir avec des matériaux conventionnels : un canal semi-conducteur fonctionnel d’épaisseur pratiquement atomique.

L’apport de cette recherche réside dans la démonstration d’une méthode pour construire autour de ce canal une interface de porte de haute qualité, sans compromettre ses propriétés exceptionnelles.

La course vers les futurs puces ne se limitera pas à la miniaturisation. Il faudra également maîtriser les surfaces, contacts et couches dont la taille commence à se mesurer en atomes.

Questions fréquemment posées

Qu’ont exactement réalisé TSMC et NYCU ?

Ils ont mis au point des transistors à porte supérieure avec un canal monocouche de MoS₂, utilisant une interface d’oxyde d’aluminium d’environ 0,42 nm, permettant l’intégration d’un diélectrique d’oxyde de hafnium tout en conservant de bonnes propriétés électriques.

Cela signifie-t-il que TSMC peut déjà fabriquer des chips en dessous de 1 nm ?

Non. Il s’agit d’une recherche expérimentale sur des composants individuels. Les dimensions décrites concernent des couches physiques spécifiques et non un procédé de fabrication commercial.

Pourquoi utiliser le MoS₂ plutôt que le silicium ?

Le MoS₂ conserve ses propriétés semiconductrices à une couche d’environ 0,7 nm, ce qui permet la création de canaux beaucoup plus fins tout en maintenant un bon contrôle électrostatique.

Quand cette technologie pourra-t-elle être appliquée aux processeurs grand public ?

Le travail ne donne pas de date précise. Pour une production à grande échelle, il faudra encore faire progresser la fabrication, assurer l’uniformité, optimiser les contacts, améliorer les performances des wafers, maîtriser les coûts et intégrer ces matériaux dans le processus global de fabrication.

Source : wccftech