TSMC fait évoluer ses stratégies dans l’une des couches les moins visibles mais les plus déterminantes dans la course aux puces d’intelligence artificielle : le packaging avancé. La société taïwanaise, déjà sous pression en raison de la forte demande de CoWoS pour GPUs, ASICs et accélérateurs IA, aurait entamé une collaboration avec Ibiden et Innolux pour valider l’usage de substrats en verre dans les générations futures de packaging, selon des informations publiées par des médias spécialisés asiatiques.

Ce mouvement s’inscrit dans une transition que le secteur anticipe depuis un certain temps. La technologie CoWoS, qui a permis d’intégrer de grands puces de calcul avec de la mémoire HBM, restera essentielle dans les années à venir. Cependant, l’augmentation de la taille des encapsulés, le besoin accru en mémoire, la pression sur la distribution d’énergie et les problèmes de déformation poussent TSMC et sa chaîne d’approvisionnement vers une nouvelle étape : le CoPoS, ou Chip-on-Panel-on-Substrate.

La différence ne se limite pas à la terminologie. Le CoPoS appartient aux technologies d’emballage à niveau de panneau, qui visent à passer de processus modulaires basés sur des wafers circulaires à des panneaux rectangulaires de surface plus grande. La promesse consiste à produire des packages plus volumineux, plus efficaces, avec un meilleur usage de la surface. Dans le cas des puces IA, où chaque génération ajoute davantage de chiplets, plus de HBM et des interconnexions accrues, ce changement pourrait faire la différence entre une croissance linéaire ou une limitation par des frontières physiques.

Pourquoi le verre entre-t-il dans la compétition du packaging ?

Les substrats organiques traditionnels ont permis d’atteindre de nombreux succès, mais commencent à montrer leurs limites face à des encapsulés de taille gigantesque. Avec la croissance des dimensions, le risque de warpage, c’est-à-dire de déformation de l’ensemble, augmente. Une déformation peut affecter la liaison entre couches, la soudure, la fiabilité thermique et la qualité de fabrication.

Le verre apparaît comme une alternative car il offre une faible déformation, une expansion thermique moindre, une plus grande rigidité et de bonnes propriétés pour la signalisation et l’alimentation électrique. En théorie, il peut aider à fabriquer des packages plus plats et plus stables, ce qui est crucial lorsque le chip principal cohabite avec plusieurs stacks de HBM de plus en plus élevés.

Selon les données citées par la chaîne d’approvisionnement, la validation conjointe entre TSMC, Ibiden et Innolux aurait montré d’importantes améliorations par rapport aux substrats organiques : une réduction de 16 % de l’indicateur COP de déformation du package, une baisse de 19 % du coefficient effectif d’expansion thermique, et une augmentation de 31 % du module effectif, lié à la rigidité structurale.

Le format 85 × 110 mm n’est pas anodin. Il correspond à la taille propre des grands packages de GPU pour IA. Dans ces dimensions, maîtriser la planéité et éviter la delamination est décisif pour améliorer la performance, la fiabilité et la productivité.

TSMC aurait également indiqué qu’aucun cas de « SeWaRe » — ou déformation grave — ni de delamination n’ont été détectés lors des tests. Sur un matériau comme le verre, où l’adhérence, la fragilité et les microfissures représentent des risques réels, ce résultat témoigne d’une avancée technique. Bien que cela ne garantisse pas encore une production de masse, cela suggère que le verre a franchi la phase exploratory pour atteindre une étape de validation industrielle.

Le CoWoS perdure, mais le CoPoS prend forme

Il ne faut pas interpréter cette avancée comme un remplacement immédiat du CoWoS. La technologie actuelle restera indispensable pour NVIDIA, AMD, Broadcom, Google et d’autres clients de HPC et IA. TSMC continue d’accroître sa capacité CoWoS, la demande dépassant largement l’offre disponible.

Ce qui change, c’est la direction pour la prochaine génération. Le CoPoS vise à surpasser les barrières de taille, de coût et de productivité en utilisant des panneaux plus grands. Si le packaging avancé devient une réalité sur panneaux, l’industrie pourra mieux exploiter la surface disponible et supporter des encapsulés plus vastes que ceux permis par les processus traditionnels.

La transition sera cependant progressive. Selon certains médias, des pilotes en 2026 pourraient précéder une production en volume vers 2028 ou 2029. D’autres sources restent prudentes, évoquant un cheminement commercial plus long. Il est logique : il ne suffit pas de démontrer que le verre fonctionne en échantillon, il faut aussi atteindre des niveaux de rendement, de coût, de stabilité thermique et de compatibilité avec les clients en masse.

TSMC aurait aussi précisé que davantage d’études sur l’épaisseur du verre et sur des layouts CoWoS de grande taille sont nécessaires. En somme, le matériau semble prometteur, mais l’ingénierie n’est pas encore complètement finalisée.

Ibiden et Innolux, deux partenaires avec des visions différentes

La présence d’Ibiden s’explique clairement. La société japonaise est un acteur clé dans les substrats haute performance pour serveurs IA. En février 2026, elle annonçait un plan d’investissement de 500 milliards de yens pour 2026-2028, afin d’élargir sa capacité de production de substrats IC haute performance destinés aux serveurs IA et aux serveurs avancés.

Cette démarche s’inscrit dans la pression exercée par des clients comme NVIDIA, AMD et d’autres grands fabricants de puces IA. Les substrats ABF sont déjà un point de congestion critique dans le secteur, et le verre pourrait devenir la nouvelle frontière si la taille des packages continue de croître.

Innolux propose une autre lecture. En tant que fabricant de panneaux, il possède une solide expérience dans les processus de grand format, la manipulation du verre et la fabrication sur surfaces rectangulaires. Cette expérience pourrait être précieuse si le packaging avancé évolue vers des panneaux plutôt que des wafers. La transition du secteur de l’affichage à l’emballage avancé n’est pas automatique, mais les compétences en processus ont des points de convergence.

La chaîne d’approvisionnement se reconfigure rapidement. Intel travaille depuis plus d’une décennie sur les substrats en verre, avec des lignes pilotes en Arizona. Samsung Electro-Mechanics conçoit aussi des prototypes dans sa ligne pilote de Sejong et a conclu un accord en 2025 avec Sumitomo Chemical pour créer une coentreprise axée sur le verre, avec une production de masse prévue après 2027.

La pression concurrentielle sur TSMC est manifeste. Intel cherche à se différencier avec du packaging avancé et du verre. Samsung tente d’entrer en avance dans cette nouvelle chaîne d’approvisionnement. TSMC maîtrise déjà le CoWoS, mais ne souhaite pas arriver tard dans la prochaine phase de génération.

Le grand défi : les vias dans le verre

Le principal défi ne se limite pas à fabriquer du verre. Il consiste à le transformer en un substrat fonctionnel pour semi-conducteurs avancés. Pour cela, il faut créer des milliers, voire des dizaines de milliers, de vias conducteurs dans le matériau, connus sous le nom de TGV (Through Glass Via).

Le verre étant isolant, dur et fragile, le percer, le métalliser et le remplir de cuivre sans microfissures ni défauts est un processus complexe. De plus, ces vias doivent être fiables à travers les cycles thermiques, supporter le courant, préserver l’intégrité du signal et coexister avec des packages de plus en plus volumineux.

C’est pourquoi le verre ne sera pas une solution immédiate ni universelle. Bien qu’il offre de nombreux avantages, il implique aussi de nouveaux processus, des équipements spécifiques, des matériaux et des contrôles qualité additionnels. L’industrie devra prouver que ces bénéfices compensent la complexité accrue.

Dans le cas des puces IA, l’incitation est forte. Les plateformes NVIDIA GB200, GB300 et celles à venir comme Rubin exercent une pression supplémentaire sur le packaging. Plus de HBM, une bande passante plus large et plus de puissance exigent des packages plus grands et plus stables. Si le substrat ne suit pas, la limite ne sera plus seulement la lithographie, mais la capacité à assembler le système dans son ensemble.

La prochaine bataille de l’IA est sous le processeur

Ce constat confirme une tendance qui s’étend dans toute la chaîne des semi-conducteurs : l’IA repousse les limites dans des couches qui, auparavant, recevaient moins d’attention publique. HBM, CoWoS, ABF, interposers, substrats en verre, TGV, alimentation et refroidissement constituent tous des éléments du même problème. Il ne suffit pas de concevoir un chip plus puissant si l’on ne peut pas l’emballer, l’alimenter et le fabriquer avec des performances suffisantes.

Pour TSMC, accélérer dans le développement du verre et du CoPoS est une manière de préserver sa position en packaging avancé. Pour Ibiden, c’est une voie pour s’imposer comme un fournisseur stratégique dans l’ère IA. Pour Innolux, cela ouvre la porte à un nouveau marché, différent de celui des panneaux traditionnels. Pour Intel et Samsung, c’est un signal que le terrain concurrentiel évolue.

Le verre n’a pas encore gagné la partie. Il reste des validations à réaliser, des coûts à maîtriser, des outils à développer, des standards à établir, et une fabrication en volume à parvenir. Mais il est désormais officiellement engagé dans la course industrielle. Et lorsque les puces IA atteignent des formats de 85 × 110 mm ou plus, maîtriser la déformation n’est plus un simple détail technique : c’est une condition nécessaire pour que la prochaine génération d’accélérateurs voie le jour.

Questions fréquentes

Qu’est-ce que le CoPoS ?

Le CoPoS signifie Chip-on-Panel-on-Substrate. C’est une technologie d’emballage avancée qui utilise des panneaux rectangulaires au lieu de se limiter aux processus sur wafers circulaires.

Pourquoi les substrats en verre sont-ils intéressants ?

Parce qu’ils peuvent réduire la déformation du package, améliorer la rigidité, mieux ajuster l’expansion thermique avec le silicium et favoriser l’intégrité des signaux et de l’alimentation pour les gros chips IA.

Le verre remplacera-t-il le CoWoS immédiatement ?

Non. Le CoWoS restera crucial dans les années à venir. Le verre et le technologie CoPoS ciblent plutôt la prochaine étape de l’emballage avancé.

Quel est le principal défi technique ?

La fabrication des vias à travers le verre (TGV) avec de bonnes performances, sans microfissures et avec une fiabilité thermique suffisante, constitue le défi majeur pour la production à grande échelle.

Référence : Jukan sur X