Catégorie : Cloud

IBM accélère la correction d'erreurs quantiques : décodage en temps réel sur FPGA AMD « 10 fois plus rapide que nécessaire » propulse le projet Starling

IBM accélère la correction d’erreurs quantiques : décodage en temps réel sur FPGA AMD « 10 fois plus rapide que nécessaire » propulse le projet Starling

IBM fait un pas de géant dans la computation quantique, cette fois en s’appuyant non plus sur le cryostat, mais sur le matériel classique qui doit collaborer étroitement avec le processeur quantique. D’après les avancées du secteur et les indications provenant de l’équipe IBM, la société a exécuté une correction d’erreurs quantiques en temps réel sur des FPGAs standard d’AMD, atteignant une performance dix fois supérieure au seuil requis pour son objectif immédiat : stabiliser les qubits logiques en mémoire quantique. Cet exploit débloque l’un des principaux goulets d’étranglement vers une tolérance aux fautes, où la décodification cesse d’être une opération lente et coûteuse pour devenir un coprocessing agile à côté du processeur quantique. Ce progrès ne surgit pas de

Tesla FSD : de Mobileye aux puces "faites maison", telle a été l'évolution de l'ordinateur de conduite assistée et autonome

Tesla FSD : de Mobileye aux puces « faites maison », telle a été l’évolution de l’ordinateur de conduite assistée et autonome

Tesla a mis en cœur de sa stratégie de conduite assistée et autonome son ordinateur de bord. Ce qui a commencé en 2014 avec un module Mobileye a évolué vers des générations successives de plateformes —NVIDIA Drive PX2, et, depuis 2019, des puces conçues par Tesla elle-même— qui exécutent des réseaux neuronaux à un rythme croissant, avec une philosophie de plus en plus claire : moins de capteurs « classiques », plus de vision et de calcul. En moins de dix ans, la société est passée d’un EyeQ3 en 40 nm et quelques watts à des ordinateurs intégrant deux puces redondantes Tesla en 7 nm, avec des CPUs à 20 cœurs et un TDP allant jusqu’à 160 W. Elle évoque

NVIDIA Rubin CPX : la nouvelle GPU qui inaugure l'ère de l'inférence avec des contextes massifs

NVIDIA prépare Linux pour sa prochaine génération de GPU : le nouveau pilote ouvert « Nova » adopte le registre Boot42 et ouvre la voie au-delà de Blackwell

NVIDIA commence à faire évoluer le support Linux en annonçant un changement technique essentiel pour ses futures GPU, nommé Nova, le nouveau pilote graphique du noyau écrit en Rust. Ce pilote, développé en open source et dans une optique upstream, introduit dans une série de correctifs une étape capitale: la transition de l’ancien NV_PMC_BOOT_0 vers le nouveau NV_PMC_BOOT_42, qui servira de référence pour identifier la génération et la révision des prochains chips. Concrètement, les générations à venir cesseront d’utiliser l’ancien BOOT_0 et utiliseront BOOT_42 comme source d’informations fiable pour leur démarrage. La série de correctifs — signée par John Hubbard — dépasse la simple curiosité technique. Elle constitue, selon les propres mots de l’ingénieur, une adaptation nécessaire pour que Nova

Il y a 50 ans, AMD est entré dans la ligue des grands avec un clone du Intel 8080 : ainsi est né l'Am9080, qui coûtait 0,50 $ à fabriquer et se vendait 700 $.

Il y a 50 ans, AMD est entré dans la ligue des grands avec un clone du Intel 8080 : ainsi est né l’Am9080, qui coûtait 0,50 $ à fabriquer et se vendait 700 $.

Cinquante ans plus tard, cette histoire ressemble à un film : une startup californienne, encore loin de rivaliser avec les géants, photographie et “démembre” un microprocesseur de son futur adversaire, le reconstitue avec son propre procédé de fabrication et finit par le vendre à l’armée avec des marges stratosphériques. Cette audace a permis la création de l’Am9080, le premier CPU de AMD — un clone du Intel 8080 — qui a été mis en production en 1975. Selon les récits historiques, il coûtait environ 0,50 $ l’unité, mais se vendait jusqu’à 700 $ à certains clients. Cette réussite n’a pas seulement consolidé AMD comme acteur majeur de l’industrie ; elle a aussi planté la graine d’une rivalité avec Intel qui

Le SSD du MacBook Pro avec M5 écrase celui du M4 : les lectures et écritures dépassent 6 000 Mo/s et la différence atteint 211 % en tests

Le SSD du MacBook Pro avec M5 écrase celui du M4 : les lectures et écritures dépassent 6 000 Mo/s et la différence atteint 211 % en tests

À première vue, le nouveau MacBook Pro avec puce M5 pourrait sembler une simple mise à jour prudente : même châssis, même système de refroidissement avec un ventilateur et un seul heatpipe, donnant cette impression de “rien de nouveau” habituelle chez Apple lors de cycles intermédiaires. Mais sous le capot, des changements à impact réel pour le quotidien. Le plus frappant, selon une comparaison publiée par la chaîne Max Tech, concerne le stockage : le SSD du M5 décolle complètement par rapport à celui du M4, atteignant même plus du double en performance séquentielle dans le test très populaire Blackmagic Disk Speed Test. Ce n’est pas qu’un résultat isolé. En lecture séquentielle, le MacBook Pro M5 affiche 6.323 MB/s, contre

Samsung redouble son pari sur le « DTCO » : ainsi, elle souhaite exploiter chaque nanomètre en combinant conception et procédé pour améliorer les performances, la surface et la consommation

Samsung redouble son pari sur le « DTCO » : ainsi, elle souhaite exploiter chaque nanomètre en combinant conception et procédé pour améliorer les performances, la surface et la consommation

Dans un secteur habitué à mesurer le progrès en nanomètres et à célébrer chaque saut de nœud comme un symbole de vitesse et d’efficacité, Samsung Foundry a mis en avant la levier qu’ils considèrent comme déterminante pour la prochaine décennie : DTCO (Design-Technology Co-Optimization), ou co-optimisation de la conception et de la technologie. Lors du 8e Atelier d’échange Industrie-Académie pour les semi-conducteurs, organisé au COEX de Séoul dans le cadre de SEDEX 2025, Shin Jong-sin, vice-président de la division fonderie de Samsung, a défendu l’idée que le seul scalage lithographique ne suffit plus et que la véritable amélioration viendra de la co-conception de l’architecture des puces avec les règles du procédé. « Avec la miniaturisation à elle seule, les gains

IBM accélère la correction d'erreurs quantiques : décodage en temps réel sur FPGA AMD « 10 fois plus rapide que nécessaire » propulse le projet Starling

IBM accélère la correction d’erreurs quantiques : décodage en temps réel sur FPGA AMD « 10 fois plus rapide que nécessaire » propulse le projet Starling

IBM fait un pas de géant dans la computation quantique, cette fois en s’appuyant non plus sur le cryostat, mais sur le matériel classique qui doit collaborer étroitement avec le processeur quantique. D’après les avancées du secteur et les indications provenant de l’équipe IBM, la société a exécuté une correction d’erreurs quantiques en temps réel sur des FPGAs standard d’AMD, atteignant une performance dix fois supérieure au seuil requis pour son objectif immédiat : stabiliser les qubits logiques en mémoire quantique. Cet exploit débloque l’un des principaux goulets d’étranglement vers une tolérance aux fautes, où la décodification cesse d’être une opération lente et coûteuse pour devenir un coprocessing agile à côté du processeur quantique. Ce progrès ne surgit pas de

Tesla FSD : de Mobileye aux puces "faites maison", telle a été l'évolution de l'ordinateur de conduite assistée et autonome

Tesla FSD : de Mobileye aux puces « faites maison », telle a été l’évolution de l’ordinateur de conduite assistée et autonome

Tesla a mis en cœur de sa stratégie de conduite assistée et autonome son ordinateur de bord. Ce qui a commencé en 2014 avec un module Mobileye a évolué vers des générations successives de plateformes —NVIDIA Drive PX2, et, depuis 2019, des puces conçues par Tesla elle-même— qui exécutent des réseaux neuronaux à un rythme croissant, avec une philosophie de plus en plus claire : moins de capteurs « classiques », plus de vision et de calcul. En moins de dix ans, la société est passée d’un EyeQ3 en 40 nm et quelques watts à des ordinateurs intégrant deux puces redondantes Tesla en 7 nm, avec des CPUs à 20 cœurs et un TDP allant jusqu’à 160 W. Elle évoque

NVIDIA Rubin CPX : la nouvelle GPU qui inaugure l'ère de l'inférence avec des contextes massifs

NVIDIA prépare Linux pour sa prochaine génération de GPU : le nouveau pilote ouvert « Nova » adopte le registre Boot42 et ouvre la voie au-delà de Blackwell

NVIDIA commence à faire évoluer le support Linux en annonçant un changement technique essentiel pour ses futures GPU, nommé Nova, le nouveau pilote graphique du noyau écrit en Rust. Ce pilote, développé en open source et dans une optique upstream, introduit dans une série de correctifs une étape capitale: la transition de l’ancien NV_PMC_BOOT_0 vers le nouveau NV_PMC_BOOT_42, qui servira de référence pour identifier la génération et la révision des prochains chips. Concrètement, les générations à venir cesseront d’utiliser l’ancien BOOT_0 et utiliseront BOOT_42 comme source d’informations fiable pour leur démarrage. La série de correctifs — signée par John Hubbard — dépasse la simple curiosité technique. Elle constitue, selon les propres mots de l’ingénieur, une adaptation nécessaire pour que Nova

Il y a 50 ans, AMD est entré dans la ligue des grands avec un clone du Intel 8080 : ainsi est né l'Am9080, qui coûtait 0,50 $ à fabriquer et se vendait 700 $.

Il y a 50 ans, AMD est entré dans la ligue des grands avec un clone du Intel 8080 : ainsi est né l’Am9080, qui coûtait 0,50 $ à fabriquer et se vendait 700 $.

Cinquante ans plus tard, cette histoire ressemble à un film : une startup californienne, encore loin de rivaliser avec les géants, photographie et “démembre” un microprocesseur de son futur adversaire, le reconstitue avec son propre procédé de fabrication et finit par le vendre à l’armée avec des marges stratosphériques. Cette audace a permis la création de l’Am9080, le premier CPU de AMD — un clone du Intel 8080 — qui a été mis en production en 1975. Selon les récits historiques, il coûtait environ 0,50 $ l’unité, mais se vendait jusqu’à 700 $ à certains clients. Cette réussite n’a pas seulement consolidé AMD comme acteur majeur de l’industrie ; elle a aussi planté la graine d’une rivalité avec Intel qui

Le SSD du MacBook Pro avec M5 écrase celui du M4 : les lectures et écritures dépassent 6 000 Mo/s et la différence atteint 211 % en tests

Le SSD du MacBook Pro avec M5 écrase celui du M4 : les lectures et écritures dépassent 6 000 Mo/s et la différence atteint 211 % en tests

À première vue, le nouveau MacBook Pro avec puce M5 pourrait sembler une simple mise à jour prudente : même châssis, même système de refroidissement avec un ventilateur et un seul heatpipe, donnant cette impression de “rien de nouveau” habituelle chez Apple lors de cycles intermédiaires. Mais sous le capot, des changements à impact réel pour le quotidien. Le plus frappant, selon une comparaison publiée par la chaîne Max Tech, concerne le stockage : le SSD du M5 décolle complètement par rapport à celui du M4, atteignant même plus du double en performance séquentielle dans le test très populaire Blackmagic Disk Speed Test. Ce n’est pas qu’un résultat isolé. En lecture séquentielle, le MacBook Pro M5 affiche 6.323 MB/s, contre

Samsung redouble son pari sur le « DTCO » : ainsi, elle souhaite exploiter chaque nanomètre en combinant conception et procédé pour améliorer les performances, la surface et la consommation

Samsung redouble son pari sur le « DTCO » : ainsi, elle souhaite exploiter chaque nanomètre en combinant conception et procédé pour améliorer les performances, la surface et la consommation

Dans un secteur habitué à mesurer le progrès en nanomètres et à célébrer chaque saut de nœud comme un symbole de vitesse et d’efficacité, Samsung Foundry a mis en avant la levier qu’ils considèrent comme déterminante pour la prochaine décennie : DTCO (Design-Technology Co-Optimization), ou co-optimisation de la conception et de la technologie. Lors du 8e Atelier d’échange Industrie-Académie pour les semi-conducteurs, organisé au COEX de Séoul dans le cadre de SEDEX 2025, Shin Jong-sin, vice-président de la division fonderie de Samsung, a défendu l’idée que le seul scalage lithographique ne suffit plus et que la véritable amélioration viendra de la co-conception de l’architecture des puces avec les règles du procédé. « Avec la miniaturisation à elle seule, les gains