
TSMC entre en pleine capacité : 3 nm et 5 nm seraient « vendus à 100 % » d’ici 2026, et les puces deviennent une ressource rare
La fièvre pour l’IA et la poussée de l’informatique haute performance (HPC) ont conduit TSMC au bord de sa capacité maximale. Plusieurs sources du marché indiquent que ses nodes 3 nm (N3) et 5 nm (N5) seraient quasiment entièrement réservés pour l’année prochaine, la demande étant concentrée sur les mobiles et la HPC/IA — de Apple à NVIDIA, AMD, Qualcomm et MediaTek. L’accès aux wafers avancés devient plus difficile et les prix risquent de se tendre. Le goulot d’étranglement se déplace vers le “front-end” : N3 et N5 sans créneaux En 2024, la saturation du packaging avancé (CoWoS/SoIC) était déjà perceptible, impulsée par la croissance des accélérateurs IA. Désormais, le blocage du back-end est complété par une utilisation quasi totale




