TSMC prévoit pour la seconde moitié de 2026 A16, sa toute première technologie combinant transistors nanosheet avec le système Super Power Rail (SPR), un système d’alimentation électrique situé sur la face arrière de la puce. Cette avancée vise à résoudre l’un des principaux défis liés à la poursuite de la miniaturisation des processus de fabrication : la concurrence croissante entre lignes électriques et signaux dans un espace réduit. La société assure également que cette implémentation maintient la densité de portes, la taille du layout et la flexibilité des dispositifs, des points particulièrement importants face à d’autres approches du backside power delivery.
Les clés de TSMC A16 en 30 secondes
- A16 introduit Super Power Rail, un système qui délocalise le réseau d’alimentation électrique sur la face arrière du silicium.
- TSMC affirme qu’il conserve une densité de porte, une superficie et une flexibilité comparables à celles des alimentations frontales traditionnelles.
- Par rapport à N2P, il promet une amélioration de 8 à 10 % en vitesse ou une réduction de 15 à 20 % de la consommation, selon le scénario.
- La densité pourrait augmenter jusqu’à 1,10 fois.
- Intel dispose déjà de PowerVia en 18A, ce qui concentre également la compétition sur l’intégration de cette technologie sans complexifier le design.
Depuis des décennies, l’électricité et les données parcourent pratiquement le même côté d’un processeur. Sur les transistors, se superposent différentes couches métalliques qui servent à la fois à transporter les signaux et à distribuer l’alimentation.
Ce système a fonctionné tant que les fabricants réduisaient progressivement la taille des transistors, mais chaque nouvelle génération complique sa maintenance.
Les connexions deviennent plus petites et leur résistance augmente. Parallèlement, les processeurs destinés à l’intelligence artificielle et au calcul haute performance ont besoin de faire passer d’énormes quantités de courant vers des milliards de transistors.
Le problème, en apparence simple, s’agrandit : de plus en plus d’éléments doivent passer par un espace de plus en plus réduit.
L’industrie répond en retournant le processeur.
Pourquoi TSMC, Intel et Samsung veulent alimenter leurs puces par l’arrière
Le concept de Backside Power Delivery Network (BSPDN) consiste à séparer deux fonctions qui partageaient traditionnellement les couches métalliques situées au-dessus des transistors.
Les signaux restent à l’avant.
L’électricité passe à l’arrière.
Cela permet de réserver principalement les connexions frontales aux communications, tout en construisant un réseau électrique indépendant à l’arrière.
Un avantage majeur est la réduction du fameux IR drop, la chute de tension résultant de la résistance électrique des interconnexions.
Ce phénomène devient critique à mesure que le courant nécessaire par les processeurs augmente. Une GPU ou une ASIC pour l’IA peut connaître des variations très rapides de consommation et nécessite une alimentation stable pour fonctionner à haute fréquence.
Intel travaille depuis plusieurs années sur cette idée avec PowerVia. Lors de ses premières fabrications de test, la société a obtenu plus de 90 % d’utilisation des cellules, une amélioration supérieure à 30 % de la chute de tension, et environ 6 % en fréquence supplémentaire.
PowerVia fait aujourd’hui partie de l’architecture Intel 18A, en complément des transistors RibbonFET, basée sur la technologie Gate-All-Around (GAA).
TSMC suit de son côté sa propre voie avec l’A16.
| Technologie | Backside power | Transistor | Différenciateur clé |
|---|---|---|---|
| TSMC A16 | Super Power Rail | Nanosheet | Maintien de la densité de porte, de la taille du layout et de la flexibilité |
| Intel 18A | PowerVia | RibbonFET | Énergie backside intégrée dans la famille 18A |
| Samsung 2 nm | BSPDN en développement | GAA/MBCFET | Déploiement progressif dans ses processus avancés |
Comparer ces technologies ne permet pas de conclure simplement qu’une est supérieure. Intel a été la première à démontrer PowerVia sur silicium et l’intègre dans la gamme 18A. La particularité de la proposition de TSMC est la manière dont elle compte introduire l’alimentation arrière en conservant les caractéristiques de conception existantes.
Super Power Rail : l’atout que TSMC veut exploiter
TSMC désigne sa technologie Super Power Rail.
L’A16 déplace l’alimentation vers la face arrière et utilise des connexions verticales dédiées pour approcher celle-ci des transistors.
Cela libère des ressources d’interconnexion à l’avant, permettant d’y consacrer plus d’espace au transport des signaux.
Jusqu’ici, le principe reste similaire à d’autres implémentations de backside power.
La différence mise en avant par TSMC réside dans son schéma de contacts.
L’entreprise affirme que sa technologie permet de maintenir la même densité de porte, une empreinte de layout et une flexibilité de largeur de dispositif équivalentes à un design avec alimentation frontale traditionnelle. TSMC la présente comme une innovation dans l’industrie.
Cela peut paraître un détail, mais il a des implications importantes pour les concepteurs.
Un nouveau procédé de fabrication ne consiste pas uniquement à réduire la taille des transistors. Autour de chaque nœud, un ensemble colossal de bibliothèques de cellules, de règles de conception, d’outils d’automatisation EDA et de propriété intellectuelle doit être adapté et validé par les fabricants de puces.
Changer radicalement la structure des cellules peut obliger à modifier une partie de ce travail.
C’est pourquoi la réduction des modifications nécessaires pour adopter le backside power peut faciliter la transition vers ce nouveau procédé.
TSMC cherche justement à faire de cette compatibilité un argument majeur pour son A16.
A16 ne remplace pas simplement le N2
Il est aussi utile de clarifier la terminologie, car TSMC a arrêté d’utiliser uniquement les nanomètres pour désigner ses processus avancés.
La gamme commence avec N2, le processus de 2 nanomètres, dont la production en volume a débuté au quatrième trimestre 2025.
Suit ensuite N2P, une évolution visant à améliorer prestataires et efficacité.
L’A16 repose sur la base technologique de cette génération, mais intègre le Super Power Rail et est spécialement conçu pour des applications de calcul haute performance (HPC) avec des réseaux électriques et signaux complexes et très densifiés.
Selon les chiffres officiels de TSMC, l’A16 offrira comparé à N2P :
| Comparaison A16 vs N2P | Améliorations annoncées |
|---|---|
| Vitesse à tension égale | +8 à +10 % |
| Consommation au même rendement | -15 à -20 % |
| Densité de puce | Jusqu’à 1,10 fois |
| Prévisions de production | Seconde moitié 2026 |
Ces chiffres, fournis par TSMC, correspondent à des objectifs et ne garantissent pas qu’un processeur commercial sera à la fois 10 % plus rapide et consommera 20 % de moins simultanément. Ils représentent différentes conditions opérationnelles pour la comparaison des technologies.
Intel a déjà pris une avance avec PowerVia
Présenter l’A16 simplement comme une avancée qui met TSMC « devant Intel » serait une simplification excessive.
Intel dispose déjà d’un avantage temporel avec le backside power.
La société a présenté les résultats de PowerVia en 2023 et a démontré cette technologie avec un E-Core spécifiquement fabriqué pour tester son fonctionnement, avant de l’intégrer avec RibbonFET.
Ces essais ont déjà montré des améliorations en fréquence et en réduction de la chute de tension. Intel a également dû résoudre de nouveaux problèmes liés à la fabrication, à la température et au diagnostic du silicium, car placer des connexions des deux côtés modifie sensiblement la structure de la puce.
Actuellement, Intel 18A combine ces deux technologies.
La société explique que déplacer le réseau électrique vers la face arrière libère de l’espace pour les signaux, permet des connexions plus directes, et réduit le pire cas de chute dynamique de tension comparé à un réseau d’alimentation frontal.
D’où la priorité n’est plus à savoir qui a découvert le backside power en premier, mais plutôt qui peut l’intégrer avec la meilleure densité, performance, facilité de conception, coûts et efficacité de fabrication.
C’est là que TSMC espère faire de Super Power Rail un véritable différenciateur.
L’IA fait du passage d’alimentation un enjeu aussi crucial que la fabrication des transistors
Il n’est pas étonnant que TSMC présente l’A16 comme une technologie spécialement adaptée aux centres de données.
Les accélérateurs d’intelligence artificielle augmentent rapidement le nombre de transistors, la taille des systèmes et leur consommation électrique.
Chaque nouvelle génération doit déplacer plus de données et transmettre davantage de courant.
Cela fait de l’alimentation électrique interne de la puce un facteur clé de performance. Un transistor plus rapide ne sert à rien si les interconnexions ne peuvent pas acheminer efficacement ses signaux ou si l’alimentation connaît des baisses excessives.
L’alimentation posterior tente d’adresser ces deux problèmes simultanément : en laissant plus d’espace devant pour les signaux et en créant derrière une route électrique plus directe.
L’A16 marque aussi une étape importante dans la course aux semiconducteurs. Pendant longtemps, l’attention s’est concentrée sur la réduction de la taille des transistors. La prochaine étape exige d’innover aussi autour d’eux : alimentation arrière, encapsulés avancés, chiplets, interconnexions 3D et nouvelles manières d’intégrer la mémoire.
TSMC prévoit que l’A16 sera prêt pour la production dans la seconde moitié de 2026. C’est à ce moment-là que commencera la partie la plus cruciale de la comparaison : voir quels clients adopteront Super Power Rail et quels avantages seront finalement constatés lorsque cette technologie passera des chiffres de processus à l’intégration dans de grands chips HPC et IA.
Les médias coréens rapportent que TSMC aurait obtenu un avantage technologique en alimentation backside avec l’A16, le plaçant un peu devant Intel et Samsung dans la compétition.
Plus précisément, TSMC aurait réussi à développer et valider l’A16, le premier CMOS de classe angström… pic.twitter.com/DEvMCN2azP
— Jukan (@jukan05) 18 août 2026
Questions fréquentes
Qu’est-ce que l’A16 de TSMC ?
L’A16 est une technologie avancée de fabrication de TSMC combinant transistors nanosheet avec le système Super Power Rail, son système d’alimentation électrique situé sur la face arrière du silicium. Elle est principalement destinée aux produits HPC avec des réseaux électriques et de signaux particulièrement complexes.
Quels avantages offre l’A16 par rapport à N2P ?
TSMC annonce une amélioration de 8 % à 10 % en vitesse à tension égale, une réduction de 15 % à 20 % en consommation pour un même rendement, et jusqu’à 1,10 fois la densité de la puce.
Quelle différence existe-t-il entre Super Power Rail et PowerVia ?
Les deux technologies déplacent la distribution électrique vers la face arrière du silicium. Intel a été pionnier avec PowerVia, tandis que TSMC met en avant que son schéma de contacts dans l’A16 permet de conserver une densité de porte, une empreinte de layout et une flexibilité équivalentes à celles d’une alimentation frontale classique.
Quand sera disponible l’A16 de TSMC ?
TSMC prévoit la mise en production de l’A16 pour la second semestre 2026.
