Étiquette : pour

SK hynix prépare la prochaine HBM : plus de couches, refroidissement et empaquetage 3D

SK hynix travaille déjà sur des technologies visant à dépasser les configurations actuelles de mémoire HBM (High Bandwidth Memory). Lors du Hot Chips 2026, l’entreprise a présenté des solutions de hybrid bonding, de nouvelles méthodes de dissipation thermique, davantage de connexions TSV et des architectures 3D où la mémoire pourrait être placée directement sur les accélérateurs IA. Elle a également inclus l’EMIB d’Intel parmi les technologies de packaging 2.5D envisagées pour l’intégration de la HBM. Les clés du futur de la HBM en 30 secondes SK hynix explore le hybrid bonding pour dépasser les piles de 16 couches et réduire la distance entre les connexions. La HBM4 dépasse 2 To/s par pile et double ses lignes d’entrée/sortie jusqu’à 2 048

NVIDIA souhaite que les puces personnalisées de ses concurrents utilisent également NVLink

NVIDIA étend la portée de NVLink Fusion, sa solution visant à intégrer des accélérateurs personnalisés ou XPU dans des infrastructures d’intelligence artificielle conçues autour de sa technologie. La société propose que les hyper-évolutaires et les développeurs de puces propriétaires puissent continuer à utiliser leurs processeurs tout en adoptant des éléments déjà développés par NVIDIA pour l’interconnexion, les CPU, les racks, la refroidissement, l’alimentation et la gestion de grands centres de données IA. En 20 secondes, les clés de NVIDIA NVLink Fusion NVLink Fusion permet d’intégrer des XPU personnalisés dans l’infrastructure NVLink de NVIDIA. La sixième génération de NVLink supporte des domaines comprenant 72 accélérateurs, avec des configurations futures jusqu’à 1 152. NVIDIA garantit une latence entre XPU trois fois inférieure

CXMT atteint un plafond dans la DRAM : les restrictions sur les équipements freinent son expansion et le « yield » continue à impacter

Apple regarde CXMT pour soulager la pénurie de mémoire, mais la Chine a aussi besoin de ses puces

Apple envisage de considérer ChangXin Memory Technologies (CXMT) comme un potentiel quatrième fournisseur de mémoire DRAM. Cependant, la capacité disponible de ce fabricant chinois pourrait constituer un obstacle plus important que les tensions géopolitiques entre Washington et Pékin. Selon une estimation de Goldman Sachs, CXMT pourrait produire près de 10 000 millions de Go de DRAM d’ici 2028, soit environ la moitié d’une demande chinoise estimée à 20 000 millions de Go à cette date. Les enjeux pour Apple et CXMT en 20 secondes Apple teste la mémoire DRAM de CXMT pour ses produits comme l’iPhone et le MacBook. La société cherche à accroître ses sources d’approvisionnement dans un marché tendu par la demande croissante en mémoire pour l’IA. Goldman Sachs estime

NVIDIA mesurait jusqu’à 30 fois plus de performance par MW avec Vera Rubin par rapport à Blackwell

NVIDIA a publié de nouveaux résultats préliminaires concernant Vera Rubin NVL72, qui indiquent une amélioration significative de l’efficacité de l’inférence pour l’intelligence artificielle agentique. Lors de tests effectués par l’entreprise elle-même avec le benchmark AgentX de SemiAnalysis, la nouvelle plateforme atteint un débit jusqu’à 30 fois supérieur par mégawatt par rapport à la GB300 NVL72 et réduit le coût par million de tokens jusqu’à 35 fois dans certaines conditions. Ces résultats sont encore en cours de validation par SemiAnalysis. Les points clés de NVIDIA Vera Rubin en 30 secondes Vera Rubin NVL72 offre jusqu’à 30 fois plus de débit par mégawatt que la GB300 NVL72 sur DeepSeek V4 Pro. NVIDIA estimé réduire le coût par million de tokens jusqu’à 35

d-Matrix introduit la DRAM en 3D pour attaquer le mur de mémoire de l’IA

La course à l’accélération de l’intelligence artificielle ne dépend plus uniquement de la fabrication de GPU plus puissants. d-Matrix a détaillé Raptor, sa prochaine architecture pour l’inférence, qui utilisera de la mémoire DRAM empilée directement avec la logique pour atteindre jusqu’à 100 TB/s de bande passante avec 32 Go de capacité, selon les spécifications présentées par l’entreprise. La proposition vise à réduire l’un des coûts majeurs des modèles actuels : déplacer continuellement d’énormes quantités de données entre mémoire et unités de calcul. Les clés de Raptor et la mémoire 3D DRAM en 20 secondes d-Matrix propose 32 Go de 3D DRAM et environ 100 TB/s de bande passante. L’entreprise mesure une consommation de transfert proche de 0,37 pJ/bit avec sa

IBM refroidit sa nouvelle architecture quantique en dessous de 15 millikelvin

IBM a connecté et refroidi conjointement ses deux premiers modules cryogéniques quantiques, une infrastructure conçue pour permettre à l’avenir le raccordement de centaines de puces au sein de systèmes plus vastes. Les premières expérimentations ont permis d’atteindre des températures inférieures à 15 millikelvin, une étape d’ingénierie que la société relie à son objectif de construire l’IBM Quantum Starling, son ordinateur quantique tolérant aux erreurs prévu pour 2029. Les clés des nouveaux systèmes cryogéniques d’IBM en 30 secondes IBM a relié deux modules cryogéniques afin qu’ils fonctionnent dans un même environnement ultrafroid. Le système atteint d’abord 4 kelvin en moins de cinq jours, puis descend en dessous de 15 millikelvin. Chaque module offre jusqu’à 12 fois plus d’espace pour le câblage