SK Hynix a envoyé des puces mémoire dans l’espace à bord du satellite sud-coréen E3T Unit 2, une plateforme conçue pour tester le fonctionnement des semi-conducteurs et autres composants électroniques dans des conditions opérationnelles réelles en orbite. Le satellite a décollé le 7 octobre 2026 lors du cinquième lancement du

Arista Networks a présenté une gamme d’architectures réseau à l’échelle de rack pour centres de données IA, basées sur Ethernet ouvert, permettant de connecter jusqu’à 144 accélérateurs dans un seul rack et jusqu’à 1 024 entre plusieurs racks. Annoncé le 07/10/2026, la société affirme l’avoir conçue en collaboration avec AMD,

Cloudflare a présenté Basin, une plateforme de gestion de données conçue pour les développeurs et les entreprises. Celle-ci permet d’ingérer, de stocker, de cataloguer et de consulter des informations sans la nécessité de gérer des serveurs dédiés. La solution repose sur Apache Iceberg et Cloudflare R2, adoptant un modèle ouvert

L’Inde se prépare à clôturer 2026 avec environ 2 GW de capacité opérationnelle en centres de données, après avoir ajouté près de 130 MW au premier semestre et en prévoyant plus de 200 MW pour la seconde moitié de l’année. Le défi réside dans le fait qu’une grande partie de

Telefónica ne sera plus l’opérateur responsable du service universel de télécommunications en Espagne à partir du 1er janvier 2027. Le gouvernement envisage de retirer cette obligation après avoir constaté que la couverture des réseaux très haut débit permet d’assurer l’accès à Internet haut débit et aux communications vocales dans le

Marvell Technology a porté son estimation de revenus pour 2028 à 20 milliards de dollars, soutenue par la croissance de l’infrastructure nécessaire à l’intelligence artificielle. L’entreprise prévoit que l’expansion des centres de données, notamment la nécessité de connecter accélérateurs, processeurs et systèmes de mémoire, stimulant ses activités dans les années

Huawei met en marcha una nueva arquitectura de chips denominada LogicFolding, diseñada para incrementar la densidad de cálculo sin depender únicamente de la reducción del tamaño de los transistores. La compañía asegura que esta técnica puede reducir aproximadamente en un 50 % los buffers de reloj al acortar las conexiones