IBM a annoncé une avancée concrète dans l’industrie des semi-conducteurs : les premières puces fabriquées avec un nœud de 0,7 nanomètre (7 angstroms), soit en dessous du seuil du nanomètre. L’entreprise a développé une nouvelle architecture de transistors baptisée nanostack, qui s’appuie sur un empilement tridimensionnel pour augmenter la densité sans se limiter à la miniaturisation horizontale.
Selon les données techniques communiquées, la nouvelle génération offre jusqu’à 50 % de performances supplémentaires ou 70 % d’efficacité énergétique améliorée par rapport aux processeurs 2 nm d’IBM. La densité atteint près de 100 milliards de transistors sur une surface comparable à un ongle, soit quasiment le double du nœud 2 nm de 2021.
Le nanostack : transistors empilés en 3D
Pour réaliser cette puce, les chercheurs d’IBM ont développé le nanostack, une architecture tridimensionnelle qui empile et superpose verticalement des transistors NFET et PFET. Contrairement aux approches précédentes qui réduisaient uniquement la taille dans le plan horizontal, le nanostack exploite l’axe vertical pour concentrer davantage de transistors sur une même puce.
Le design permet aussi d’utiliser des combinaisons de matériaux différentes dans chaque couche superposée, optimisant le rendement et l’efficacité de chaque transistor de façon indépendante. Cette architecture a été validée expérimentalement grâce à des diélectriques ultrafins en intégration CMOS, la démonstration de la double ingénierie de canal, et le fonctionnement d’un inverseur CMOS avec un rendement de commutation conforme aux attentes.
Lors de la conférence VLSI 2026, IBM a aussi démontré que le nanostack réduit de 40 % la taille de la SRAM. C’est un point important : la mémoire intégrée est devenue l’un des principaux goulots d’étranglement dans les puces pour l’IA, où déplacer des données consomme autant d’énergie que calculer.
« La dernière avancée d’IBM constitue une étape historique en informatique, portant la technologie au-delà de l’ère des nanomètres jusqu’à l’échelle atomique. Avec notre architecture nanostack, nous ne fabriquons pas seulement des transistors plus petits — nous réinventons la façon dont les puces sont conçues. »
Jay Gambetta, directeur d’IBM Research
Ce que cette annonce signifie pour l’IA et le cloud
IBM positionne le nanostack dans la course aux puces plus rapides et plus sobres pour l’IA générative et le cloud computing. Les modèles d’intelligence artificielle consomment de plus en plus de calcul : doubler la densité tout en réduisant la consommation peut avoir un impact direct sur les accélérateurs, les CPU spécialisés et les data centers.
Cette annonce s’inscrit dans un contexte industriel tendu : les prix des plaquettes de silicium repartent à la hausse à Taïwan, et la course aux nœuds avancés continue de tirer la demande sur les wafers 12 pouces. Le nanostack IBM s’y inscrit comme une réponse technique à long terme, même si la production commerciale reste envisagée d’ici cinq ans.
Un point à noter : le chiffre « 0,7 nm » ne désigne pas une dimension physique précise de tous les composants de la puce. Comme l’ont reconnu IBM et l’ensemble du secteur, ces dénominations correspondent à des générations technologiques, pas à des mesures au sens strict. Notre analyse détailée de ce débat sur la nomenclature des nœuds, avec les comparatifs Intel, TSMC et Samsung, revient sur cette question en profondeur.
Albany, ASML High-NA EUV et la fonderie quantique Anderon
Ces travaux sont menés au centre de recherche d’IBM en semi-conducteurs d’Albany (New York), qui accueillera bientôt une équipe dédiée à la lithographie EUV à haute ouverture numérique (High-NA EUV), essentielle pour la miniaturisation des circuits logiques. IBM collabore sur ce point avec Lam Research, Tokyo Electron (TEL) et SCREEN Semiconductor Solutions pour développer de nouveaux procédés et outils EUV haute ouverture numérique.
IBM a aussi annoncé Anderon, la première fonderie quantique spécialisée au monde, entiérement indépendante d’IBM. Anderon s’appuiera sur l’expertise d’IBM en informatique quantique et en semi-conducteurs pour positionner les États-Unis comme producteur mondial de plaquettes quantiques.
Ces deux éléments (High-NA EUV et fonderie quantique) illustrent la stratégie d’IBM : ne pas se contenter d’annoncer des nœuds, mais construire l’écosystème de fabrication qui les rendra possibles, et intégrer la dimension quantique dès maintenant dans la feuille de route des semi-conducteurs.
FAQ
Qu’est-ce que l’architecture nanostack d’IBM ?
Le nanostack est une architecture de transistors tridimensionnelle qui empile verticalement des structures NFET et PFET. Elle augmente la densité sans se limiter à la réduction horizontale et améliore les performances et l’efficacité énergétique de chaque couche de transistors indépendamment.
Quelles performances annonce IBM pour ce nœud 0,7 nm ?
Par rapport au nœud 2 nm d’IBM : jusqu’à 50 % de performances supplémentaires, ou jusqu’à 70 % d’efficacité énergétique améliorée. La densité SRAM est réduite de 40 %. La densité atteint près de 100 milliards de transistors sur une surface comparable à un ongle.
Quand cette technologie sera-t-elle disponible commercialement ?
IBM envisage une production commerciale d’ici environ cinq ans. La technologie est au stade de la recherche avancée et n’a pas encore de partenaire industriel annoncé pour la production à grande échelle.
Qu’est-ce qu’Anderon, la fonderie quantique annoncée par IBM ?
Anderon est une entreprise indépendante créée par IBM pour être la première fonderie quantique spécialisée au monde. Elle s’appuiera sur l’expertise d’IBM en informatique quantique et en semi-conducteurs pour produire des plaquettes quantiques aux États-Unis.
Le nœud 0,7 nm correspond-il à une dimension physique réelle ?
Non dans le sens littéral. Comme toute l’industrie, IBM utilise la dénomination « 0,7 nm » pour désigner une génération technologique, pas la mesure exacte d’un composant physique spécifique de la puce.
