Applied Materials et Intel ont renforcé leur collaboration pour développer de nouvelles technologies de fabrication de semi-conducteurs destinées aux futures générations de puces pour l’intelligence artificielle (IA). Annoncé le 6 octobre 2026, cet accord vise à améliorer les transistors, les interconnexions électriques et l’encapsulation avancée grâce à la technologie Foveros d’Intel, dans le but d’augmenter la densité des connexions entre composants, d’optimiser l’alimentation électrique et de mieux gérer la chaleur.

Les clés des puces IA en 30 secondes

• Applied Materials et Intel collaboreront sur de nouvelles technologies pour les transistors, les interconnexions et l’encapsulation de semi-conducteurs.
• La collaboration combinera les centres de recherche des deux sociétés en Californie et en Oregon.
• Une des axes de développement sera le empilement 3D Foveros, qui permet d’intégrer plusieurs composants en silice dans un même ensemble.
• Les objectifs incluent l’augmentation de la densité des connexions, l’amélioration de la distribution d’énergie et une meilleure gestion thermique.
• Les entreprises cherchent à accélérer le passage de la recherche à la production, sans annoncer encore de dates spécifiques ni de produits issus de cet accord.

Cette initiative répond à un défi majeur du hardware IA : augmenter la capacité de calcul n’est pas seulement une question d’ajouter des transistors plus rapides. Les données et l’énergie doivent circuler efficacement entre les différentes parties du circuit. Ainsi, le travail sur les interconnexions et l’encapsulation est devenu aussi crucial que l’évolution des transistors eux-mêmes.

Des interconnexions plus denses pour repousser les limites des puces

La collaboration englobe aussi bien les étapes initiales de fabrication, dites front-end, que les processus ultérieurs, appelés back-end. La phase front-end concerne la création des transistors et des structures du circuit intégré. Le back-end inclut, entre autres, les connexions électriques permettant de relier ces différentes parties.

Réduire la taille des interconnexions ne garantit pas toujours une amélioration automatique des performances. En effet, en diminuant la largeur des conducteurs, on augmente leur résistance électrique, ce qui peut entraîner des retards dans la transmission des signaux et une plus grande perte d’énergie. Ces effets limitent certains bénéfices du miniaturisation des transistors, rendant nécessaires de nouveaux matériaux, procédés et architectures pour continuer à augmenter la puissance des puces.

Applied Materials apporte son expertise en ingénierie des matériaux et en équipements de fabrication, tandis qu’Intel travaille sur les processus, l’architecture des dispositifs et l’encapsulation. Leur coopération vise à coordonner ces aspects pour accélérer le passage des innovations du laboratoire à la production industrielle en un temps réduit.

Les détails concernant les matériaux, structures d’interconnexion ou générations de procédés qui bénéficieront en premier restent encore à préciser. Aucun résultat précis sur les performances, la consommation énergétique ou les coûts n’a encore été communiqué pour quantifier les améliorations potentielles.

Foveros 3D pour connecter plus de composants dans moins d’espace

Une autre ligne de développement concerne Foveros, la technologie d’encapsulation 3D d’Intel. Elle permet d’empiler verticalement des composants en silice, plutôt que de disposer tous les blocs côte à côte. Un même boîtier peut ainsi réunir divers éléments spécialisés, formant un système cohérent.

L’intégration par chiplets permet de combiner des blocs aux fonctions différentes sans construire le processeur en une seule pièce monolithique. Toutefois, cette conception exige des connexions précises, une alimentation électrique adaptée et une gestion thermique efficace pour éviter que la chaleur n’entrave le fonctionnement global.

Applied Materials et Intel veulent développer des solutions pour augmenter la densité des interconnexions tout en améliorant la distribution d’énergie et la dissipation thermique. Ces trois aspects sont étroitement liés : plus de connexions peuvent renforcer la communication entre blocs, mais complexifient aussi la conception physique et la fabrication de l’encapsulation.

L’objectif déclaré est de concevoir des plateformes de calcul haute performance, adaptées à de nouveaux types de charges de travail en IA, où les systèmes exécutent des séquences de tâches et coordonnent diverses opérations. Ces applications requièrent des échanges de données fréquents et une réponse efficace du matériel, même si la collaboration ne concerne pas encore un produit commercial précis.

Les recherches seront menées dans le centre EPIC d’Applied Materials, en Silicon Valley, et sur le campus de R&D d’Intel à Hillsboro, en Oregon. EPIC, sigle pour Equipment and Process Innovation and Commercialization, est l’initiative d’Applied Materials dédiée à accélérer la recherche et la commercialisation de nouvelles technologies pour les semi-conducteurs. La société prévoit l’ouverture de ce centre d’ici la fin 2026.

Il est important de souligner que ces améliorations ne sont pas encore disponibles dans les processeurs actuellement commercialisés. Il s’agit d’un programme de développement technologique dont les résultats dépendront des avancées en recherche, de l’intégration des procédés et de leur faisabilité à grande échelle.

Pour Intel, cet accord s’inscrit dans sa stratégie favorisant Intel Foundry, sa filiale de fabrication pour clients, ainsi que le renforcement de ses compétences en processus avancés et encapsulage. Pour Applied Materials, cela représente la poursuite de son partenariat avec l’un des principaux fabricants de semi-conducteurs, avec qui elle collabore depuis longtemps.

Ce partenariat illustre une tendance industrielle plus large : celle où l’évolution des chips IA dépend de la coordination accrue entre transistors, connexions, mémoire, alimentation électrique et refroidissement. Améliorer chaque composant séparément peut s’avérer insuffisant si l’ensemble du système n’évolue pas de concert. La collaboration cherche à progresser sur plusieurs ces fronts, même si aucun résultat concret n’est encore public.

Questions fréquentes

Que vont développer Applied Materials et Intel ?

Ils travailleront sur des technologies pour des transistors de nouvelle génération, des interconnexions électriques et de l’encapsulation avancée, avec un accent particulier sur l’empilement 3D basé sur Foveros.

Qu’est-ce que Foveros 3D d’Intel ?

C’est une technologie d’encapsulation permettant d’empiler verticalement des composants en silice et de les intégrer dans un même boîtier. Elle facilite la combinaison de blocs spécialisés au sein d’un système de calcul.

Pourquoi les interconnexions sont-elles essentielles pour l’intelligence artificielle ?

Les interconnexions assurent le transport des signaux et de l’énergie entre les différentes parties d’un circuit. Leur résistance, leur densité et leur efficacité peuvent limiter la performance et la consommation d’énergie, même en améliorant les transistors.

Quand ces avancées seront-elles commercialisées ?

Les sociétés n’ont pas encore fixé de date de lancement ni précisé de produits dérivés de cet accord. La priorité est donnée à la recherche, au développement des procédés et à l’évaluation de leur faisabilité à grande échelle.