La société taïwanaise va ouvrir huit usines de wafers et une ligne avancée d’emballage pour répondre à la demande croissante en informatique haute performance et intelligence artificielle.
La Taiwan Semiconductor Manufacturing Company (TSMC) a annoncé son plus grand plan d’expansion de son histoire pour l’année 2025, avec l’ouverture et l’équipement de jusqu’à neuf usines avancées — huit usines de wafers (fabs) et une ligne d’emballage de puces basées sur des wafers (CoWoS). Ce déploiement sans précédent sera soutenu par un investissement record de 38 à 42 milliards de dollars, comme l’ont précisé des dirigeants de la société lors de leur symposium technologique annuel.
Ce budget dépasse largement les 29,2 milliards de dollars attribués en 2024 et également le précédent record de 35,2 milliards en 2022, ce qui reflète à la fois le volume simultané de projets et l’augmentation des coûts des équipements de lithographie, chaque nouvelle machine EUV à faible ouverture coûtant environ 235 millions de dollars, tandis que les modèles à haute ouverture atteignent 380 millions.
Forte expansion locale et internationale
Dans son pays d’origine, Taïwan, TSMC accélère la production sur des nœuds de 2 nanomètres (nm) dans les Fab 20 et 22, tout en préparant la Fab 25 à Taichung pour des nœuds encore plus avancés. À Kaohsiung, elle prévoit de construire jusqu’à cinq nouvelles installations accueillant des processus de 2 nm, A16 (équivalent à 1,6 nm) et d’autres technologies de prochaine génération.
En dehors de Taïwan, l’expansion est également remarquable. Aux États-Unis, TSMC a achevé la deuxième phase de la Fab 21 en Arizona, a commencé la troisième étape et avance dans l’équipement d’une seconde usine à Kumamoto (Japon). En Europe, la ville de Dresde (Allemagne) accueillera le nouveau complexe Fab 24.
La demande en IA et HPC propulse l’investissement
Le principal moteur de cet investissement colossal est la demande inextinguible en informatique haute performance (HPC) et intelligence artificielle (IA). Les puces dédiées à l’IA, comme les accélérateurs d’entraînement, nécessitent des surfaces de silicium significativement plus grandes que les processeurs traditionnels, ce qui oblige les clients à demander davantage de wafers par conception.
Cette croissance a également mis à l’épreuve les capacités d’emballage avancé, en particulier dans le CoWoS. TSMC prévoit désormais un taux de croissance annuel composé de 80 % en capacité CoWoS entre 2022 et 2025, bien supérieur aux 60 % projetés l’année dernière.
Le défi : respecter les délais
Le respect de ce calendrier ambitieux dépendra de multiples facteurs : des jalons de construction et de livraison de machines à l’adoption commerciale de nœuds avancés comme N2P et A16. Néanmoins, le plan pour 2025 montre clairement que TSMC souhaite préserver son leadership mondial en tant que fonderie, en augmentant sa capacité au rythme de l’augmentation de la demande de puces.
Avec cette stratégie, TSMC ne se positionne pas seulement pour servir des géants comme Apple, NVIDIA ou AMD, mais renforce également son rôle géostratégique en tant que fournisseur clé dans le contexte mondial de la course à la suprématie technologique.
source : Notebook check
