Socionext, une entreprise japonaise spécialisée dans les System-on-Chip (SoC), franchit une étape décisive dans le développement de solutions d’emballage avancé en annonçant l’intégration du support pour 3DIC et 5.5D dans son portefeuille de services. Cette innovation, destinée aussi bien au secteur de la consommation qu’aux applications d’intelligence artificielle (IA) et de High Performance Computing (HPC), vise à répondre aux exigences croissantes en densité, efficacité énergétique et performance propres à l’ère nouvelle des semi-conducteurs.

Une étape clé avec TSMC : des puces empilées en 3D

Dans le cadre de cette avancée, la société a récemment finalisé la conception (tape-out) d’un dispositif en collaboration avec TSMC, utilisant la technologie SoIC-X pour l’empilement 3D. La configuration associe un microprocesseur sur un procédé 3 nm à un composant d’entrée/sortie fabriqué en 5 nm, disposés en mode face-à-face (F2F).

Cette approche réduit considérablement la distance d’interconnexion entre puces, ce qui se traduit par :

• Une latence de signal plus faible.
• Un débit global accru.
• Une consommation d’énergie réduite grâce à des connexions plus courtes et à faible impédance.

Comparé aux architectures traditionnelles en 2D ou même en 2.5D, le passage au 3DIC constitue une révolution dans la conception des systèmes intégrés.

De la 2.5D au 3DIC : vers une intégration hétérogène

Fort de son expérience en emballage 2.5D, Socionext applique des méthodologies éprouvées à l’intégration verticale de puces, ouvrant la voie à ce que l’industrie appelle l’intégration hétérogène :

• Multiples nœuds technologiques (3 nm, 5 nm, 7 nm) pouvant coexister dans un unique package, permettant à chaque composant d’être fabriqué selon le procédé le plus efficace en coûts et en performances.
• Fonctionnalités diverses (logique, mémoire, interfaces) intégrées dans un seul dispositif.
• Une densité accrue en espace réduit, cruciale pour les appareils mobiles et l’électronique grand public de plus en plus compacte.

L’étape intermédiaire : l’emballage 5.5D

En plus du 3DIC, Socionext mise également sur le concept 5.5D, une approche hybride combinant les avantages de l’interconnexion 2.5D avec des techniques d’empilement vertical. Ce modèle flexible permet d’intégrer divers chiplets dans des configurations adaptées à chaque application, des smartphones aux superordinateurs IA.

Impacts pour l’IA, le HPC et la consommation

Ce progrès arrive à un moment où les limites de la Loi de Moore obligent l’industrie à explorer de nouvelles architectures et méthodes d’emballage. Avec ces technologies, Socionext vise plusieurs segments :

• Intelligence artificielle et datacenters : processeurs offrant une capacité de calcul parallèle accrue, une latence plus faible et une meilleure efficacité énergétique pour l’entraînement et la déploiement de modèles IA à grande échelle.
• Calcul haute performance (HPC) : densité d’intégration plus importante pour accélérer les simulations scientifiques, l’analyse de big data et diverses applications industrielles critiques.
• Appareils de consommation : smartphones, wearables et dispositifs de réalité mixte demandant plus de puissance dans un espace réduit, tout en conservant une autonomie optimale.

Déclarations et perspectives d’avenir

« La profonde expertise de Socionext dans la conception de SoC, associée à notre collaboration avec TSMC, nous positionne à la tête du développement de la prochaine génération de systèmes sur puce », déclare Rajinder Cheema, CTO et vice-président exécutif de Socionext. « Ce jalon illustre notre engagement envers des solutions de pointe qui répondent aux besoins évolutifs de nos clients. »

Contexte : la nouvelle carte du jeu mondial des semi-conducteurs

L’annonce de Socionext s’inscrit dans une course à l’emballage avancé, où des géants comme TSMC, Samsung et Intel investissent des milliards. Face au ralentissement du scaling traditionnel, l’industrie mise sur l’intégration verticale et hétérogène pour continuer à améliorer la performance et l’efficacité.

En Japan, ces initiatives s’alignent également avec les politiques de souveraineté technologique, soutenues par des entreprises telles que Rapidus ou des consortiums gouvernementaux.

Conclusion

Le cheminement de Socionext vers le 3DIC et l’emballage 5.5D illustre comment l’innovation dans le secteur des semi-conducteurs dépasse la simple miniaturisation des transistors. En privilégiant l’intégration hétérogène et l’optimisation énergétique, cette société japonaise se positionne pour jouer un rôle central dans la prochaine décennie, où IA, HPC et électronique grand public convergeront dans des dispositifs de plus en plus compacts et performants.

Questions fréquentes (FAQ)

1. Quelle différence existe-t-il entre la 2.5D, la 3DIC et la 5.5D ?
La 2.5D utilise des interposers pour relier des puces sur un même plan, la 3DIC empile verticalement pour réduire latence et consommation, et la 5.5D combine ces deux approches pour plus de flexibilité.

2. Pourquoi l’intégration hétérogène est-elle importante ?
Elle permet d’intégrer différents nœuds technologiques (procédés, types de fonctions : logique, mémoire, interfaces) dans un seul package, optimisant coûts et performances.

3. Quel rôle joue TSMC dans le développement de Socionext ?
TSMC apporte sa technologie d’empilement SoIC-X, permettant de combiner des puces fabriquées avec différents procédés (3 nm et 5 nm) via des interconnexions plus efficaces.

4. Quel sera l’impact pour le consommateur final ?
Les appareils seront plus compacts, avec une autonomie améliorée, de meilleures performances, et capables d’exécuter nativement des applications IA.

via : prnewswire