La mémoire NAND revient au centre des débats technologiques, dynamisée par deux forces implacables : l’explosion des volumes de données liée à la Intelligence Artificielle et la pression du marché pour obtenir plus de capacité par euro sans compromettre la fiabilité. Dans ce contexte, SK hynix a profité de ses dernières présentations dans des forums techniques pour tracer une feuille de route articulée autour de trois axes distincts — mais interconnectés : NAND à 5 bits par cellule (PLC) via une architecture appelée Multi-Site Cell (MSC), recherche en FeNAND 3D axée sur la compute en mémoire, et une amélioration process plus « industrielle » nommée CTI, déjà démontrée sur un nœud de 176 couches.

Le dénominateur commun est évident : plus une seule cellule stocke de bits, plus le défi est grand. Le véritable enjeu ne consiste plus uniquement à “empiler” plus d’informations, mais à garantir leur stabilité, leur rapidité de lecture et la rentabilité de la fabrication.

Du TLC et QLC au PLC : pourquoi 5 bits par cellule représente une frontière difficile

Depuis plusieurs années, la transition du TLC (3 bits) au QLC (4 bits) a permis d’accroître la densité et de réduire le coût des SSD, notamment dans les segments où le coût par téraoctet prime. La prochaine étape — PLC (5 bits par cellule) — paraît séduisante sur le papier, mais soulève un problème physique et statistique : plus une cellule stocke de bits, plus il faut distinguer avec précision un nombre accru de niveaux de voltage.

Pour mieux comprendre, souvenons-nous d’une règle fondamentale du NAND : le nombre d’états croît selon une puissance de 2.

Ce passage à 32 états (en PLC) explique pourquoi l’industrie adopte une approche prudente. Des prototypes et démonstrations ont été réalisés, mais une industrialisation à grande échelle nécessite de maîtriser à la perfection les variations électriques, l’usure et la rétention de charge, en étant très précis.

Multi-Site Cell : la voie de SK hynix pour rendre le PLC « manufacturable »

Voici où SK hynix innove avec sa stratégie Multi-Site Cell (MSC). Selon ses présentations et analyses dans la presse spécialisée, l’idée est de « diviser » le comportement de la cellule afin de réduire drastiquement le nombre de seuils de voltage à gérer directement.

Selon les informations disponibles, cette approche permettrait, pour un objectif de 5 bits par cellule, de remplacer les 32 états traditionnels par une architecture utilisant 6 états fondamentaux. Grâce au système MSC, on peut générer 36 combinaisons (avec une marge supplémentaire), facilitant la cartographie des états nécessaires. En clair : moins de complexité analogique tout en conservant la densité finale.

Les ambitions ne s’arrêtent pas là : dans le même cadre conceptuel, SK hynix envisage que MSC puisse, à terme, donner naissance à un NAND de 6 bits par cellule (HLC), avec un nombre d’états nettement inférieur à la valeur théorique de 64 du design classique. La société avait présenté MSC en 2022 comme une piste pour repousser les limites du NAND, mais l’objectif immédiat reste de rendre le PLC « faisable » avant d’aborder des configurations plus extrêmes.

Cependant, même avec cette approche prometteuse, l’industrie sait que la véritable barrière réside dans la nécessité de maintenir des coûts compétitifs. Divers indicateurs suggèrent que SK hynix aurait déjà fabriqué des échantillons fonctionnels, mais que le vrai défi consiste à démontrer une rentabilité, une productivité suffisante et une stabilité pour produire en série.

FeNAND 3D : quand la mémoire veut devenir moteur de calcul

Le deuxième axe de développement, moins immédiat pour le grand public mais potentiellement perturbateur pour les centres de données, concerne le FeNAND (mémoire ferroélectrique NAND), version 3D orientée vers la Compute-In-Memory (CIM). L’objectif est de réduire le coût énergétique et temporel du déplacement des données entre mémoire et processeur : en réalisant une partie des opérations directement dans la mémoire ou très près, on limite les goulets d’étranglement et la consommation.

Lors de l’IEDM, SK hynix a présenté des résultats liés à des opérations analytiques de type MAC (multiply-accumulate) et à des avancées significatives par rapport aux matrices 2D, comprenant une densité de CIM jusqu’à 4 000 fois, une précision de 87,8 % et une efficacité de calcul 1 000 fois meilleure en TOPS/mm² par rapport aux architectures 2D, selon leurs documents techniques. Si ces résultats évoluent favorablement, ils pourraient aboutir à une mémoire flash capable non seulement de stocker mais aussi d’assister au calcul, avec une efficacité énergétique améliorée pour certaines charges.

Il est important de souligner que ces travaux en sont encore au stade de recherche et de validation de concepts, loin des produits commercialisables. Cependant, ils confirment une tendance : l’avenir de l’infrastructure IA ne se limite pas aux GPU, mais s’étend aussi aux mémoire et aux interconnexions.

CTI : une amélioration « moins sexy », mais plus pragmatique pour l’industrie

Le troisième pilier, probablement le plus immédiat, est la Charge-Trap-Nitride Isolation (CTI). Contrairement au PLC ou au FeNAND, CTI ne vise pas à réinventer la cellule, mais à améliorer un point critique du NAND 3D : la gestion du voltage seuil (Vth) et la rétention de charge. Ces paramètres deviennent plus délicats à maîtriser à mesure que la verticalité augmente et que les marges se resserrent.

Dans sa documentation technique pour l’IEDM 2025, SK hynix décrit une implémentation de CTI sur un NAND 3D de 176 couches, avec des résultats concrets : baisse de 11 % du temps de lecture (tR), une distribution Vth réduite de 6,9 %, et une amélioration de 45 % de la rétention à haute température après cycles, comparé aux cellules standards. Par ailleurs, cette technologie pourrait, en termes de variabilité et de rétention, autoriser la réduction des spacings de couche (pitch) de l’ordre de 4 nm pour le Vth et plus de 10 nm pour la rétention.

En résumé : si CTI ne promet pas un saut marketing immédiat comme le PLC, elle offre une voie concrète pour stabiliser le NAND actuel, permettant de poursuivre le scaling sans dégrader excessivement la fiabilité.

Impacts prévus d’ici 2026

En combinant ces trois axes, SK hynix semble vouloir couvrir tout le spectre :

• Densité maximale (PLC avec MSC) pour réduire le coût par GB ;
• Architectures innovantes (FeNAND 3D) pour répondre aux besoins énergétiques croissants de l’IA ;
• Optimisation industrielle (CTI) pour assurer le véritable escalade des nœuds technologiques existants.

La grande incertitude concerne le calendrier. Le PLC reste en phase de prototypes et de recherche, et le marché reste prudent. Cependant, la confirmation que CTI, sur un nœud de 176 couches avec des résultats précis, pourrait entrer en production assez rapidement, suggère que cette technologie a un chemin plus court vers la série.

Questions fréquentes

Quand le NAND PLC (5 bits par cellule) sera-t-il disponible dans les SSD commerciaux, et pour quels usages ?
La technologie a été démontrée en laboratoire et dans des prototypes, mais sa fabrication à grande échelle dépend de la maîtrise des performances et de la fiabilité. Si cela arrive, il est probable qu’elle soit d’abord utilisée dans des SSD à haute capacité (stockage massif, lecture intensive), plutôt que dans des unités à haut rendement en écriture soutenue.

Quels sont les avantages concrets du Multi-Site Cell par rapport au PLC traditionnel ?
Le MSC vise à réduire la complexité électrique en diminuant le nombre de niveaux de voltage à distinguer. En utilisant moins d’états fondamentaux pour représenter les données, on améliore la faisabilité industrielle tout en conservant la densité attendue.

Qu’est-ce que la compute en mémoire (CIM), et pourquoi le FeNAND 3D intéresse-t-il l’IA ?
La CIM cherche à minimiser la mobilité des données, source majeure de latence et de consommation énergétique. En exécutant des opérations directement dans la mémoire ou à proximité, notamment pour les tâches d’IA impliquant beaucoup de paramètres, on peut réduire ces coûts et accélérer les traitements.

Les améliorations CTI seront-elles perceptibles dans les SSD et centres de données ?
Si la réduction des temps de lecture, l’amélioration de la rétention et la stabilisation du voltage sont confirmées en production, cette technologie pourrait rendre les NAND plus stables et plus efficaces, tout en permettant de continuer à augmenter leur capacité sans compromettre la fiabilité.

sources : computerbase.de et research.skhynix