Samsung Electronics a franchi une étape importante dans sa feuille de route pour la mémoire à large bande passante : la société a entamé la phase de conception backend de son base die personnalisé pour la HBM4E (7e génération), un jalon qui, dans le développement de silicium, est généralement interprété comme ayant dépassé la « moitié du chemin » vers le tape-out.

Le point central concerne une composante de plus en plus cruciale dans la compétition pour la fourniture de mémoire pour l’intelligence artificielle : le base die, le « substrat logique » situé à la base du stack HBM. Sur un marché où les clients exigent désormais non seulement capacité et bande passante, mais aussi fonctions logiques spécifiques intégrées à la mémoire, le base die est devenu un terrain déterminant pour distinguer le produit, assurer sa stabilité et son adéquation avec les plateformes GPU / accélérateurs.

Pourquoi le base die devient maintenant le champ de bataille

Le HBM ne se limite pas à du simple « DRAM empilé ». Le base die agit comme une zone de contrôle pour l’empilement : il coordonne les lectures/écritures vers chaque die de DRAM, implémente des mécanismes de correction d’erreurs (ECC) et contribue directement à la stabilité et au comportement thermique de l’ensemble, en particulier lorsque les charges liées à l’IA exploitent au maximum le sous-système mémoire.

Ce changement d’orientation émane des principaux acheteurs : selon diverses sources, les clients demandent désormais des HBMs personnalisés intégrant fonctions logiques additionnelles dans le base die. Autrement dit, la mémoire cesse d’être un composant « générique » pour devenir un élément co-conçu avec des requis spécifiques pour chaque client (et potentiellement chaque plateforme).

Que signifie « entrer en backend » : plus proche du tape-out, avec plus d’exigences pour l’exécution

La phase backend correspond à l’étape de conception physique, où le chip passe d’une description logique (RTL ou autres représentations front-end) à une mise en œuvre concrète : placement, routage, clôture de temporisation, intégrité des signaux, consommation, vérification physique et adaptation au flow de la foundry.

Une fois la phase backend achevée, la conception est livrée pour le tape-out (envoi à la fondeuse). Ce passage est crucial car, à partir de là, les modifications « bon marché » deviennent rares et tout ajustement important peut impacter le calendrier et les coûts.

Une nouvelle feuille de route interne et une pression accrue sur la chaîne d’approvisionnement

D’après une source du secteur citée dans le document, Samsung aurait redéfini récemment une nouvelle feuille de route pour la série HBM, en demandant à ses partenaires de préparer des plans d’approvisionnement alignés avec cette planification avant mars. L’objectif apparent : accélérer les calendriers par rapport aux plans antérieurs et renforcer sa stratégie pour des HBM personnalisées.

La feuille de route mentionnée inclut :

• HBM4 (6e génération), avec une production en volume planifiée pour cette année.
• HBM4E (7e génération).
• HBM5 (8e génération).

Le marché envisage généralement HBM4E en 2027 et HBM5 en 2029, selon les projections disponibles.

Tableau 1 — Feuille de route citée et horizons de marché (selon les données fournit)

Deux équipes : standard vs. personnalisé, et renforcement de l’équipe

Un indice indiquant un changement organisationnel significatif : selon un responsable de Shinhan Securities lors d’un séminaire, Samsung gérerait deux équipes (HBM standard et HBM personnalisée) à partir de HBM4. De plus, elle aurait attribué du personnel dédié au design pour les initiatives HBM personnalisées destinées à Google, Meta et NVIDIA, avec une augmentation d’environ 250 personnes au sein du département.

Si cette organisation se confirme, cela témoigne d’une lecture claire du marché : la différenciation future ne se limitera pas à la densité ou à la vitesse nominale, mais portera aussi sur la façon dont la logique du base die s’intègre à l’ensemble de la plateforme de calcul.

Le point critique : co-conception avec la fondeuse et la logique du base die

Le document souligne une idée essentielle : si, jusqu’à HBM4, la majorité des produits restent de nature « plus générale », à partir de HBM4E/HBM5, l’industrie tend vers des memoires personnalisées. La conception du base die devient alors critique, surtout en collaboration étroite avec la fondeuse.

Ce partenariat est crucial pour trois raisons principales :

1. Compatibilité et règles physiques liées au nœud technologique et au packaging.
2. Intégrité et latences dans les interfaces I/O (l’« épine dorsale » de la performance effective).
3. Vérification et fiabilité : ECC, gestion partielle d’erreurs, et fonctions liées au calcul / gestion thermique.

D’après les sources, Samsung travaille activement sur l’implémentation physique et l’optimisation de l’environnement EDA pour la conception du base die personnalisé pour HBM4E. La participation de Lim Dae-hyun (experts en interfaces mémoire, auparavant chez IBM et GlobalFoundries, recruté en 2023 par Samsung) dans la conception des I/O est aussi mentionnée.

Calendrier technique : le backend concentre la majorité des efforts

Le développement d’un design HBM dure généralement environ 10 mois, selon les sources. Dans ce cycle, le backend représenterait environ 60 à 70% du travail, avec une répartition approximative 4:6 entre front-end et back-end. Il est aussi souligné que durant le backend, des révisions et vérifications croisées avec le front-end ont lieu.

Dans cette logique, la conception du base die personnalisé HBM4E pourrait être achevée vers mai ou juin (selon les données), bien que la mise en production et les étapes de qualification dépendent d’autres facteurs.

Tableau 2 — Répartition de l’effort dans la conception (d’après ratios mentionnés)

Concurrence : SK hynix et Micron dans des phases similaires

Un autre point important : il est suggéré que Samsung, SK hynix et Micron progressent dans des phases comparables de développement du HBM4E personnalisé, et qu’aucune entreprise ne semble clairement en avance ou en retard à ce stade. Sur un marché où la validation avec des clients très exigeants et les cycles d’approvisionnement jouent un rôle clé, la « photo de la phase » est aussi significative que la performance brute.

JEDEC et HBM5 : normes parallèles au développement produit

Enfin, il est indiqué que la division mémoire de Samsung participe à la standardisation du HBM5 chez JEDEC, tout en avançant dans la planification de ses produits. Cette simultanéité — entre standardisation et développement — est courante dans le secteur des mémoires, mais devient particulièrement stratégique lorsque le marché pousse à des exigences spécifiques par client.

De plus, le document suggère que, dès HBM4, certains clients commencent à demander l’intégration de fonctionnalités telles que capacités liées au calcul, au contrôle thermique ou à la gestion partielle des erreurs dans le base die. Les concurrents, eux aussi, préparent séparément des lignes pour les produits généralistes et sur-mesure.

Questions fréquentes

Qu’est-ce que le base die dans le HBM et pourquoi influence-t-il autant la performance en IA ?

Le base die est le die de contrôle situé à la base de l’empilement HBM. Il gère l’accès aux dies de DRAM, les fonctions de correction d’erreurs et une partie de la logique d’interface. En charge de l’IA, sa conception peut conditionner la stabilité, l’efficacité thermique et la performance effective du sous-système mémoire.

Que signifie que Samsung ait lancé la phase backend pour le HBM4E personnalisé ?

Cela indique que la phase de conception a évolué vers la mise en œuvre physique (placement, routage, clôture, vérification physique) en préparation du tape-out. C’est une étape particulièrement exigeante, où le design se « solidifie » avant la fabrication.

Quand sont prévues les sorties de HBM4E et HBM5 selon les prévisions ?

Selon les sources, HBM4E pourrait arriver en 2027, et HBM5 en 2029. Cependant, ces échéances dépendent aussi de la qualification client, de l’avancement des standards et de la disponibilité industrielle.

Pourquoi parle-t-on de « mémoire HBM personnalisée » à partir de HBM4E/HBM5 ?

Parce que les principaux acheteurs (hyperscalaires, fabricants d’accélérateurs) exigent d’intégrer des fonctions logiques spécifiques dans le base die (par exemple, gestion thermique, amélioration ECC, capacités supplémentaires). Cela impose une co-conception avec la fondeuse et un produit adapté à chaque client.

via : Jukan sur X