Pendant des années, la bataille dans le secteur des semi-conducteurs a été racontée principalement sous l’angle du nœud, de la lithographie ou du designer de puces. Cependant, la montée en puissance de l’intelligence artificielle a déplacé une partie de cette discussion vers un domaine moins visible pour le grand public, mais tout aussi crucial : le empaquetage avancé. C’est là que TSMC a réussi à positionner CoWoS comme un composant central de l’écosystème des accélérateurs IA, tandis qu’Intel tente d’affirmer sa présence avec EMIB et son évolution EMIB-T, devenues des options de plus en plus sérieuses dans son secteur de fonderie.
Les informations officielles donnent une idée assez claire. TSMC définit CoWoS comme une technologie conçue pour la computation de très hautes performances, intégrant des chiplets logiques et de la mémoire HBM, et la relie directement à des applications d’intelligence artificielle et de supercalcul. De son côté, Intel présente EMIB comme un système 2.5D permettant de connecter plusieurs puces complexes dans un même boîtier, supportant également des configurations logiques avec HBM. Il souligne que cette technologie est déjà prouvée en production depuis 2017. EMIB-T introduit des TSV dans le pont pour renforcer l’intégration et faciliter l’intégration de designs issus d’autres schémas d’emballage.
Ce contraste permet de comprendre pourquoi le débat ne porte plus seulement sur qui fabrique le meilleur chip, mais aussi sur qui peut l’intégrer de façon optimale, plus rapidement et avec une chaîne d’approvisionnement moins fragile. Le NIST lui-même, via le programme américain CHIPS National Advanced Packaging Manufacturing Program, résume sans détour : « Les investissements dans les semi-conducteurs ne réussiront pas sans investissements dans l’emballage avancé ». Ce n’est pas un détail mineur : c’est une reconnaissance officielle que le goulet d’étranglement ne réside pas uniquement dans le wafer, mais également dans la façon dont ces puces, de plus en plus complexes, sont assemblées, connectées, alimentées et validées.
Intel cherche justement à exploiter cette fenêtre d’opportunité. La société tente depuis un certain temps de convaincre le marché que son offre n’est pas simplement une réponse technique, mais également une stratégie industrielle et géographique. En janvier 2024, elle a inauguré la Fab 9 à Rio Rancho, au Nouveau-Mexique, dans le cadre d’un investissement de 3,5 milliards de dollars, présentée comme son premier site opérationnel pour la production en masse d’emballage avancé en 3D. À cette occasion, Intel a décrit cette installation comme la seule usine aux États-Unis à produire à grande échelle ses solutions d’emballage avancé les plus avancées. Sur un plan industriel, cela signifiait qu’elle disposait non seulement de la technologie, mais aussi d’une capacité domestique réelle.
Le goulet d’étranglement ne réside plus uniquement dans la fabrication du chip
La pression du marché permet d’expliquer l’importance croissante de cette problématique. L’IA générative a largement dopé la besoin en chips haute performance, mais cette demande ne repose pas uniquement sur l’augmentation du nombre de wafers avancés. Elle exige aussi des interconnexions de très haute densité, des mémoires HBM, une dissipation thermique efficace, une intégrité du signal et une consommation électrique maîtrisée dans des boîtiers de plus en plus complexes. Dans ce contexte, le empaquetage avancé ne peut plus se limiter à la dernière étape du processus, mais devient une partie stratégique du produit.
TSMC conserve une avance dans ce domaine. Sa plateforme 3DFabric rassemble des technologies telles que CoWoS, SoIC et InFO, et la société a placé CoWoS au cœur de ses propositions pour l’IA et le HPC. De plus, loin de rester passive, la société a annoncé en mars 2025 une extension de ses investissements aux États-Unis, atteignant 165 milliards de dollars, incluant deux usines d’emballage avancé en Arizona. Ce mouvement nuance une lecture trop simpliste du marché : Intel ne fait pas face seul à une « réponse américaine », car TSMC déplace aussi une partie de sa capacité sur le sol américain.
Néanmoins, Intel possède un atout évident. Alors que TSMC poursuit cette expansion, Intel dispose déjà d’une base industrielle d’emballage avancé aux États-Unis, qu’elle utilise comme argument commercial pour attirer des clients recherchant une résilience renforcée dans leur chaîne d’approvisionnement. Dans l’industrie des semi-conducteurs, réduire les déplacements, simplifier l’assemblage et limiter les dépendances inutiles ne sont plus seulement des considérations logistiques : ce sont des enjeux de coût, de délai et de risque géopolitique. Cela est particulièrement vrai pour les sociétés fabless qui souhaitent produire aux États-Unis ou, tout au moins, rapprocher une partie importante de leur chaîne de fabrication.
Intel mise sur la capacité locale et la flexibilité
La proposition technique d’EMIB s’inscrit aussi dans cette stratégie. Intel la décrit comme une méthode efficace et rentable pour connecter plusieurs dies complexes via un pont de silicium intégré au substrat du boîtier, sans recourir forcément à un interposer complet, comme dans d’autres architectures 2.5D. Sur le papier, cela offre des avantages en termes de coût, de flexibilité de design et de simplification de l’assemblage pour certains types de produits. EMIB-T intègre en plus des TSV dans le pont, une évolution visant à renforcer l’alimentation électrique et l’interconnexion entre puces dans les design de nouvelle génération orientés IA.
Cet aspect est important car tous les produits ne nécessitent pas exactement la même solution. CoWoS a surtout brillé dans des configurations où la priorité absolue est l’intégration de grandes quantités de HBM, pour maximiser la bande passante dédiée aux accélérateurs très exigeants. En revanche, EMIB peut être particulièrement attractif dans des projets où la scalabilité physique, le coût et la modularité du design sont déterminants. En pratique, il ne s’agit pas tant de remplacer complètement une technologie par une autre, mais plutôt de faire coexistence, chaque approche cherchant à s’imposer là où elle bénéficie d’un avantage.
Ce qui apparaît clairement, c’est que Intel souhaite que EMIB ne soit plus perçue comme une technologie secondaire ou simplement intéressante, mais comme une pièce maîtresse dans le nouveau jeu de l’IA. Ses messages plus récents concernant la fonderie, l’emballage et les systèmes pour l’ère de l’IA visent à présenter EMIB-T non pas comme une curiosité technique, mais comme un outil industriel prêt pour les grands designs, hétérogènes et exigeants en énergie.
Il est toutefois prudent de faire la part entre ce qui est vérifiable et le simple bruit de marché. Les sources officielles indiquent qu’Intel dispose d’une offre mature en matière d’emballage avancé, que EMIB est en production depuis plusieurs années, que EMIB-T étend cette capacité, et que la société possède une capacité industrielle aux États-Unis. De leur côté, TSMC maintient CoWoS comme référence pour l’IA et continue d’étendre sa présence dans l’emballage avancé en Arizona. Cependant, les listes de clients, les contrats multimillionnaires ou les projets de tiers mentionnés dans des rapports non officiels ne doivent pas être considérés comme définitifs sans annonces concrètes. Dans un secteur aussi sensible, la différence entre une simple anticipation et un ordre ferme reste considérable.
En fin de compte, c’est là la véritable leçon de tout ce mouvement. La course pour l’IA ne se résume pas seulement à la fabrication du transistor ; elle inclut aussi l’emballage, la proximité industrielle, la capacité à intégrer mémoire et logique sans faire exploser les coûts, ainsi que la capacité à offrir une chaîne d’approvisionnement plus résiliente. TSMC domine encore avec une nette avance, mais Intel a trouvé avec EMIB une façon crédible d’entrer dans la conversation. Et dans un marché où le emballage avancé devient un levier stratégique, ce n’est pas un détail mineur.
Questions fréquentes
Quelle différence y a-t-il entre EMIB d’Intel et CoWoS de TSMC pour l’IA ?
EMIB utilise un pont de silicium intégré pour relier plusieurs dies dans le boîtier, tandis que CoWoS repose sur des interposers avancés avec notamment la mémoire HBM, généralement plus adapté aux puces HPC et IA de grande envergure. En général, CoWoS est la référence pour les accélérateurs massifs d’IA, mais EMIB cherche à gagner en flexibilité et à s’imposer dans le marché américain avec une approche plus industrialisée.
Pourquoi le empaquetage avancé est-il si crucial pour l’Intelligence Artificielle ?
Parce que les puces IA modernes ne dépendent plus uniquement du nœud de fabrication. Elles nécessitent l’intégration de plusieurs chiplets, mémoire HBM, une alimentation fiable, une gestion thermique efficace, et des connexions de haute densité. Le NIST souligne que sans un empaquetage avancé solide, l’industrie des semi-conducteurs ne pourra pas rester compétitive.
Intel possède-t-elle des capacités d’emballage avancé aux États-Unis ?
Oui. Intel a ouvert la Fab 9 au Nouveau-Mexique en 2024, complétée par la Fab 11X, sa première installation à grande capacité pour l’emballage avancé 3D. C’est un pilier de sa stratégie pour renforcer sa chaîne d’approvisionnement nationale et son offre industrielle locale.
TSMC envisage-t-elle également de faire de l’emballage avancé en Arizona ?
Oui. En 2025, TSMC a annoncé étendre ses investissements américains jusqu’à 165 milliards de dollars, incluant deux sites d’emballage avancé en Arizona. Cela montre que la compétition dans le backend avancé se déplace également vers le marché américain.
