Intel Foundry a dépassé le million de wafers de 300 mm traités avec la lithographie EUV High-NA d’ASML, un volume comprenant l’installation et la certification des équipements, la recherche, le développement et la fabrication commerciale. La société utilise déjà cette technologie pour certaines couches de processeurs Panther Lake fabriqués avec Intel 18A, et collabore avec ASML pour un changement encore plus majeur : remplacer les masques actuels par un format de 6×12 pouces capable d’atténuer certaines limitations introduites par la High-NA.
Les clés du million de wafers EUV High-NA d’Intel en 20 secondes
- Intel Foundry a déjà traité plus d’un million de wafers avec la technologie High-NA EUV.
- Ce chiffre inclut les essais, la R&D, la certification et la production commerciale, mais pas un million de chips finis.
- Certaines couches de certains processeurs Panther Lake avec Intel 18A utilisent déjà cette lithographie.
- Les masques actuels nécessitent de diviser les expositions de grande superficie par stitching.
- Intel et ASML se préparent à utiliser des masques de 6×12 pouces pour couvrir le champ complet et augmenter la productivité.
Cette annonce coïncide avec la conférence SPIE Photomask Technology + Extreme Ultraviolet Lithography, qui se tient cette semaine à Monterey, Californie, où Intel Foundry et ASML détaillent le degré de maturité atteint par cette nouvelle génération de lithographie.
Ce jalon envoie un message clair : la EUV High-NA ne reste plus une technologie expérimentale, mais devient une étape concrète dans la fabrication avancée.
Intel affirme que le overlay, la productivité et la disponibilité des équipements répondent à leurs attentes, et que les couches fabriquées avec la High-NA sur Intel 18A offrent des résultats égaux ou supérieurs à ceux obtenus avec les machines EUV conventionnelles à ouverture numérique 0,33.
Cependant, atteindre le million de wafers ne signifie pas qu’Intel a fabriqué un million de processeurs complets en utilisant exclusivement la High-NA.
L’entreprise n’utilise ces machines que pour certaines couches sélectionnées de ses processeurs de la série Intel Core Ultra 3, connus sous le nom de Panther Lake. Le reste du processus combine d’autres techniques lithographiques.
De 0,33 à 0,55 NA : pourquoi la High-NA EUV est essentielle
La lithographie EUV (Extreme Ultraviolet) conventionnelle utilise actuellement une ouverture numérique de 0,33 NA.
La High-NA augmente ce chiffre jusqu’à 0,55.
L’ouverture numérique détermine, entre autres, la capacité du système optique à résoudre des structures extrêmement petites. L’augmenter permet d’imprimer des caractéristiques plus fines et de réduire la nécessité d’expositions multiples pour certaines couches.
C’est une des raisons pour lesquelles ASML considère la High-NA comme une technologie indispensable pour les futures générations de fabrication avancée.
Intel a également été le premier fabricant à recevoir un système commercial de ce type.
En 2024, ASML et Intel ont finalisé l’installation du premier TWINSCAN EXE:5000 commercial, dans les locaux de recherche d’Intel à Hillsboro, en Oregon.
La progression depuis lors a été rapide.
Fin février 2025, Intel annonçait avoir traité environ 30 000 wafers avec la High-NA EUV. Aujourd’hui, le total dépasse un million.
Ce saut reflète à la fois l’augmentation de l’utilisation et l’expansion de l’infrastructure, plus mature.
Intel dispose déjà de systèmes EXE:5000 et a aussi fait progresser la génération vers le modèle EXE:5200B, conçu pour accroître la productivité par rapport aux premiers équipements High-NA.
En juillet 2026, ASML a également confirmé qu’Intel avait qualifié la High-NA pour certaines couches de produits Intel 18A, et que la technologie était déjà utilisée en fabrication à volume élevé.
Panther Lake devient ainsi le premier produit logique à grand volume à intégrer la High-NA EUV pour une partie de son processus.
Les avantages potentiels dépassent l’impression de structures plus petites.
Si la High-NA permet de remplacer plusieurs expositions EUV conventionnelles par une seule, elle peut également réduire le nombre d’étapes de processus, le temps de fabrication et la complexité.
En 2026, des recherches sur la DRAM explorent précisément la transition des schémas de multipatterning avec EUV 0,33 NA vers une seule exposition avec la High-NA.
Mais cette nouvelle optique présente un défi inattendu : la zone pouvant être exposée en une seule opération est plus petite.
Le problème du champ moyen et l’utilité du stitching pour Intel
Les machines EUV classiques utilisent des masques d’environ 6 pouces, avec une optique avec une amplification 4X dans chaque direction.
Cette configuration permet un champ d’environ 26×33 mm sur la wafer.
La High-NA modifie cette optique.
Les systèmes EXE utilisent une magnification anamorphique : environ 4X dans une direction, et 8X dans l’autre.
Cela est nécessaire pour gérer les angles apportés par l’augmentation de l’ouverture numérique, mais introduit une conséquence importante :
Le champ disponible avec les masques actuels diminue d’environ 26×16,5 mm.
Pour un petit chip, cela ne pose peut-être pas de problème.
Mais pour des processeurs volumineux – en particulier CPU, GPU et accélérateurs pour centres de données – cette taille peut être insuffisante.
Pour pallier cela, Intel et ASML utilisent une technique appelée stitching du champ.
Le design du circuit est divisé en deux régions, exposées séparément, puis doivent être alignées très précisément sur la wafer.
Sur le papier, cela semble simple.
Mais dans la fabrication avancée, ce n’est pas évident.
Les structures situées de part et d’autre de la jointure doivent se connecter sans erreur. Une erreur minuscule peut affecter lignes métalliques, vias ou autres éléments du circuit.
Le design du chip doit aussi prendre en compte où se produira cette jointure.
Intel collabore avec des entreprises d’automatisation de conception électronique (EDA) pour que leurs outils de conception intègrent cette contrainte.
Selon l’entreprise, le stitching est une solution valable pour déployer immédiatement la High-NA.
Mais il y a un coût supplémentaire : la productivité.
Les masques de 6×12 pouces pourraient transformer la pose par High-NA EUV
La solution à long terme que préconise Intel est physiquement étonnante : augmenter la taille du masque à 6×12 pouces.
L’industrie utilise depuis des décennies des photomasques carrés d’environ 6×6 pouces.
Intel propose d’avancer vers ces dimensions de 6×12 pouces.
Avec une surface utile bien plus importante, l’optique anamorphique High-NA pourrait couvrir tout un champ d’environ 26×33 mm sans avoir à diviser l’exposition en deux.
Cela permettrait de fabriquer des grands chips sans stitching et de mieux exploiter la productivité des machines.
Une étude présentée lors de SPIE sur les masques de grande taille indique précisément deux avantages : supprimer le problème du field stitching et augmenter le rendement de la High-NA, avec la possibilité de réduire les coûts.
Cependant, augmenter la taille d’un masque utilisé durant des décennies ne se limite pas à fabriquer un rectangle plus grand.
Il faut presque tout l’écosystème des photomasques s’adapter :
- modifier ou créer de nouveaux mask blanks,
- changer les systèmes de dépôt, de gravure, de nettoyage, d’inspection, de métrologie,
- modification ou fabrication de nouveaux écrivains de masques,
- adaptation des pellicules protectrices ou pellicles,
- systèmes de transport et de manipulation.
Les scanners devront également évoluer pour prendre en charge ce nouveau format.
Intel travaille depuis plus de trois ans avec ASML, fabricants de masques, fournisseurs de matériaux, entreprises EDA et spécialistes de l’automatisation pour préparer cette transition.
Le calendrier est également long :
ASML prévoit de démontrer une ligne pilote basée sur des masques plus grands vers 2031, puis de faire passer la fabrication à volume vers 2033, selon les plans annoncés le 08/09/2026.
Selon leurs estimations, ce changement pourrait augmenter la productivité d’environ 40 % par rapport à l’utilisation du moyen champ.
Intel arrive en tête, mais TSMC et Samsung préparent aussi la High-NA
Actuellement, Intel possède une avance évidente en expérience sur ces machines.
Première cliente commerciale de la High-NA, elle collabore depuis des années avec ASML et utilise déjà cette technologie pour certaines couches d’un produit en volume.
Cela ne veut pas dire que ses concurrents aient rejeté la High-NA.
TSMC, Samsung, SK Hynix et d’autres fabricants évaluent la technologie, avec des calendriers différents.
Reuters indique que TSMC envisage d’introduire la High-NA vers 2030, tandis que Samsung et SK Hynix ciblent la DRAM autour de 2028.
La stratégie de TSMC a toujours été plus prudente concernant l’introduction de nouvelles technologies, attendant des avantages économiques suffisants.
Le coût aussi est conséquent.
Les premiers systèmes High-NA coûtent environ 400 millions de dollars par unité, d’après les estimations de Reuters. Cela oblige à justifier leur achat par des améliorations du rendement, la réduction des étapes ou la capacité à fabriquer des caractéristiques difficiles avec l’EUV conventionnelle.
Intel adopte une stratégie différente.
L’objectif est d’apprendre à utiliser la High-NA avant ses concurrents, même si des limitations comme le moyen champ persistent encore.
Le million de wafers cumulés a précisément cette valeur : il montre qu’Intel a pu accumuler des données sur la résistance, les masques, les défauts, l’overlay, la productivité, la maintenance et le comportement réel des équipements à une échelle que d’autres fabricants n’ont pas encore atteinte en production.
Un million de wafers ne signifie pas encore que High-NA a gagné
Ce chiffre doit aussi être mis en contexte.
Intel inclut dans ce total les wafers utilisés lors de l’installation, la certification, la recherche, le développement et la fabrication commerciale.
Ainsi, il ne représente pas forcément un million de wafers dédiés intégralement à la fabrication de processeurs commercialisés.
Cela ne signifie pas non plus que la High-NA remplacera rapidement l’EUV conventionnelle.
Les usines continueront à utiliser les deux technologies durant plusieurs années.
Une machine 0,33 NA peut rester économiquement préférable pour certaines couches où sa résolution suffit. La High-NA est plus pertinente là où elle évite plusieurs expositions ou où la taille des structures ne peut plus être résolue efficacement avec la génération précédente.
L lithographie avancée évolue ainsi vers une infrastructure de plus en plus hétérogène.
Une même wafer peut traverser la lithographie DUV, EUV conventionnelle et EUV High-NA, selon les besoins de chaque couche.
Pour Intel, dépasser le million de wafers prouve que cette technologie a officiellement quitté le laboratoire.
Le défi suivant est de la rendre économiquement compétitive à grande échelle.
Et dans ce contexte, des masques de 6×12 pouces, qui semblent simples, pourraient devenir aussi cruciaux que les machines valant plusieurs centaines de millions de dollars qui les utilisent.
Questions fréquentes
Que a permis d’obtenir Intel avec la High-NA EUV ?
Intel Foundry annonce avoir traité plus d’un million de wafers de 300 mm avec ses systèmes High-NA EUV. Ce chiffre englobe la certification, les essais, la R&D et la fabrication en volume de certaines couches de processeurs Panther Lake.
Quelle différence y a-t-il entre EUV et High-NA EUV ?
L’EUV conventionnelle utilise une ouverture numérique de 0,33, tandis que la High-NA l’augmente jusqu’à 0,55, améliorant la résolution et permettant d’imprimer certaines structures avec moins de passes lithographiques.
Pourquoi la High-NA nécessite-t-elle du stitching pour les grands chips ?
Son optique anamorphique limite le champ à environ 26×16,5 mm avec les masques actuels. Les grands designs doivent donc être divisés en deux expositions, qui doivent ensuite être alignées avec une grande précision.
À quoi servent les futurs masques 6×12 pouces ?
Ce format permettrait de couvrir un champ complet de 26×33 mm avec la High-NA, éliminant ainsi le stitching pour beaucoup de grands chips. Leur adoption nécessite cependant de modifier une grande partie de l’écosystème des masques photolithographiques.